隨著各種非線性電力電子設(shè)備的大量應(yīng)用，電網(wǎng)中的諧波污染日益嚴(yán)重。為了保證電力系統(tǒng)的安全經(jīng)濟(jì)運(yùn)行，保證電氣設(shè)備和用電人員的安全，治理電磁環(huán)境污染、維護(hù)綠色環(huán)境，研究實(shí)時(shí)、準(zhǔn)確的電力諧波分析系統(tǒng)，對(duì)電網(wǎng)中的諧波進(jìn)行實(shí)時(shí)檢測(cè)、分析和監(jiān)控，都具有重要的理論和工程實(shí)際意義。 目前實(shí)際應(yīng)用的電力諧波分析系統(tǒng)大多是以單片機(jī)為核心組成。單片機(jī)運(yùn)行速度慢，實(shí)時(shí)性較差，不能滿足實(shí)際應(yīng)用中對(duì)系統(tǒng)實(shí)時(shí)性越來(lái)越高的要求。另外，單片機(jī)的地址線和數(shù)據(jù)線位數(shù)較少，這使得由單片機(jī)構(gòu)成的電力諧波分析系統(tǒng)外圍電路龐大，系統(tǒng)的可靠性和可維護(hù)性上都大打折扣。 本文首先研究了電力諧波的產(chǎn)生，危害及國(guó)內(nèi)外研究現(xiàn)狀，對(duì)電力諧波檢測(cè)中常用的各種算法進(jìn)行分析和比較；然后介紹了FPGA芯片的特性和SOPC系統(tǒng)的特點(diǎn)，并分析比較了傳統(tǒng)測(cè)量諧波裝置和基于FPGA的新型諧波測(cè)量?jī)x器的特性。綜述了可編程元器件的發(fā)展過(guò)程、主要工藝發(fā)展及目前的應(yīng)用情況。 然后，對(duì)整個(gè)諧波處理器系統(tǒng)的框架及結(jié)構(gòu)進(jìn)行描述，包括系統(tǒng)的功能結(jié)構(gòu)分配，外圍硬件電路的結(jié)構(gòu)及軟件設(shè)計(jì)流程。其后，針對(duì)系統(tǒng)外圍硬件電路、FFTIP核設(shè)計(jì)和SOPC系統(tǒng)的組建，進(jìn)行詳細(xì)的分析與設(shè)計(jì)。系統(tǒng)采用NiosⅡ處理器核和FFT運(yùn)算協(xié)處理器相結(jié)合的結(jié)構(gòu)。FFT運(yùn)算用專門(mén)的FFT運(yùn)算協(xié)處理器核完成，使得系統(tǒng)克服的單片機(jī)系統(tǒng)實(shí)時(shí)性差和速度慢的缺點(diǎn)。FFTIP核采用現(xiàn)在ASIC領(lǐng)域的一種主流硬件描述語(yǔ)言VHDL進(jìn)行編寫(xiě)，采用順序的處理結(jié)構(gòu)和IEEE浮點(diǎn)標(biāo)準(zhǔn)運(yùn)算，具有系統(tǒng)簡(jiǎn)單、占用硬件資源少和高運(yùn)算精度的優(yōu)點(diǎn)。諧波分析儀系統(tǒng)組建采用SOPC系統(tǒng)。SOPC系統(tǒng)具有可對(duì)硬件剪裁和添加的特點(diǎn)，使得系統(tǒng)的更簡(jiǎn)單，應(yīng)用面更廣，專用性更強(qiáng)的優(yōu)點(diǎn)。最后，給出了對(duì)系統(tǒng)中各模塊進(jìn)行仿真及系統(tǒng)生成的結(jié)果。
上傳時(shí)間： 2013-04-24
上傳用戶：cy_ewhat
在數(shù)字化、信息化的時(shí)代，數(shù)字集成電路應(yīng)用得非常廣泛。隨著微電子技術(shù)和工藝的發(fā)展，數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專用集成電路(ASIC)。但是ASIC因其設(shè)計(jì)周期長(zhǎng)，改版投資大，靈活性差等缺陷制約著它的應(yīng)用范圍。可編程邏輯器件的出現(xiàn)彌補(bǔ)了ASIC的缺陷，使得設(shè)計(jì)的系統(tǒng)變得更加靈活，設(shè)計(jì)的電路體積更加小型化，重量更加輕型化，設(shè)計(jì)的成本更低，系統(tǒng)的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPID等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 本論文撰寫(xiě)的是用FPGA來(lái)實(shí)現(xiàn)無(wú)人小飛機(jī)系統(tǒng)中基帶信號(hào)的處理過(guò)程。整個(gè)信號(hào)處理過(guò)程全部采用VHDL硬件描述語(yǔ)言來(lái)設(shè)計(jì)，并用Modelsim仿真系統(tǒng)功能進(jìn)行調(diào)試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統(tǒng)設(shè)計(jì)的要求。 本文首先研究和討論了無(wú)線通信系統(tǒng)中基帶信號(hào)處理的總體結(jié)構(gòu)，接著詳細(xì)闡述了各個(gè)模塊的設(shè)計(jì)原理和方法，以及FPGA結(jié)果分析，最后就關(guān)鍵技術(shù)和難點(diǎn)作了詳細(xì)的分析和研究。本文的最大特色是整個(gè)系統(tǒng)全部采用FPGA的方法來(lái)設(shè)計(jì)實(shí)現(xiàn)，修改靈活，體積小，功耗小。本系統(tǒng)的設(shè)計(jì)包括了數(shù)字鎖相環(huán)、糾錯(cuò)編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識(shí)別、DPSK調(diào)制解調(diào)及選擇了整體的時(shí)序，所有的組成部分都經(jīng)過(guò)了反復(fù)地修改和調(diào)試，取得了良好的數(shù)據(jù)處理效果，其關(guān)鍵之處與難點(diǎn)都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調(diào)制)和接收部分(解調(diào)加解碼)相獨(dú)立和相聯(lián)系的情況下，獲得了仿真與實(shí)測(cè)結(jié)果。
標(biāo)簽： FPGA 無(wú)線通信系統(tǒng)
上傳時(shí)間： 2013-07-05
上傳用戶：acon
濾波器電路設(shè)計(jì):一、實(shí)驗(yàn)?zāi)康?1. 熟悉二階有源濾波電路幅頻特性和相頻特性。 2. 掌握二階有源濾波電路的快速設(shè)計(jì)方法。 3. 掌握二
標(biāo)簽： 濾波器 電路設(shè)計(jì)
上傳時(shí)間： 2013-06-16
上傳用戶：wl9454
多相濾波器主要應(yīng)用于脈沖多普勒雷達(dá)、通信寬帶數(shù)字接收機(jī)、雷達(dá)自適應(yīng)波束形成等信號(hào)處理領(lǐng)域。在多普勒雷達(dá)信號(hào)處理中國(guó)內(nèi)外關(guān)于FIR濾波器設(shè)計(jì)研究的報(bào)道較多，而對(duì)于IIR濾波器的設(shè)計(jì)研究相對(duì)較少，原因是IIR多相濾波器的設(shè)計(jì)復(fù)雜性，使得IIR濾波器在多普勒雷達(dá)數(shù)字信號(hào)處理中難以發(fā)揮重要作用。本文以脈沖多普勒雷達(dá)信號(hào)處理為背景，主要研究數(shù)字多相濾波器的特點(diǎn)和設(shè)計(jì)方法；進(jìn)而研究數(shù)字多相濾波器的數(shù)字仿真方法與FPGA實(shí)現(xiàn)技術(shù)。對(duì)于自主研究、設(shè)計(jì)和實(shí)現(xiàn)雷達(dá)信號(hào)處理的各種結(jié)構(gòu)的濾波器具有重要的意義。 本文討論了FIR數(shù)字濾波器和IIR數(shù)字濾波器的特點(diǎn)和區(qū)別。對(duì)IIR濾波器的多相結(jié)構(gòu)進(jìn)行了理論分析，重點(diǎn)研究了IIR多相濾波器的設(shè)計(jì)原理。根據(jù)此原理進(jìn)行IIR濾波器的多相設(shè)計(jì)并擴(kuò)展到多通道和多級(jí)結(jié)構(gòu)。在此基礎(chǔ)上，根據(jù)本文研究的多普勒雷達(dá)回波信號(hào)需要四通道處理的要求搭建軟件仿真模型，對(duì)所設(shè)計(jì)的2級(jí)4通道IIR多相濾波器組進(jìn)行了仿真實(shí)驗(yàn)，給出仿真結(jié)果，并進(jìn)行了討論。 在完成2級(jí)4通道IIR多相濾波器組的軟件仿真后，利用FPGA設(shè)計(jì)平臺(tái)，對(duì)該IIR多相濾波器組進(jìn)行了設(shè)計(jì)仿真和綜合實(shí)現(xiàn)。在實(shí)現(xiàn)過(guò)程中進(jìn)行了功能仿真和時(shí)序仿真兩級(jí)仿真驗(yàn)證，結(jié)果表明在模擬硬件環(huán)境中所設(shè)計(jì)的2級(jí)4通道IIR多相濾波器組能夠較好地實(shí)現(xiàn)多普勒雷達(dá)回波信號(hào)多通道的劃分和濾波功能要求，驗(yàn)證了設(shè)計(jì)思路和方法的正確性和可行性。
上傳時(shí)間： 2013-04-24
上傳用戶：gongxinshiwo@163.com
感應(yīng)加熱電源以其環(huán)保、節(jié)能等優(yōu)點(diǎn)在工業(yè)生產(chǎn)中得到了廣泛的應(yīng)用，逆變控制電路是直接影響感應(yīng)加熱電源能否安全、高效運(yùn)行的關(guān)鍵因素。目前的感應(yīng)加熱裝置很多采用模擬電路控制，而模擬控制電路觸點(diǎn)多，焊點(diǎn)多，系統(tǒng)可靠性低，對(duì)一些元件的工藝性要求高，電路中控制參數(shù)不容易進(jìn)行修改，靈活性較差。近年來(lái)隨著微處理機(jī)的發(fā)展，數(shù)字式控制精確，軟件設(shè)計(jì)靈活，因而整個(gè)控制系統(tǒng)容易實(shí)現(xiàn)，在感應(yīng)加熱領(lǐng)域中運(yùn)用數(shù)字式控制已是一個(gè)發(fā)展方向。 本文在模擬逆變控制系統(tǒng)的基礎(chǔ)上，在可編程邏輯器件(FPGA)上進(jìn)行了數(shù)字式并聯(lián)逆變控制系統(tǒng)的研究。 首先，本文針對(duì)感應(yīng)加熱并聯(lián)逆變控制的數(shù)字化進(jìn)行了詳細(xì)的研究。在參閱國(guó)內(nèi)外相關(guān)文獻(xiàn)的基礎(chǔ)上，結(jié)合已有模擬并聯(lián)逆變控制電路的工作原理，設(shè)計(jì)了全數(shù)字鎖相環(huán)、它激轉(zhuǎn)自激掃頻啟動(dòng)模塊等逆變控制功能模塊，并對(duì)各個(gè)模塊進(jìn)行了相關(guān)的數(shù)學(xué)分析和功能仿真，結(jié)果證明可以達(dá)到預(yù)定的功能指標(biāo)和設(shè)計(jì)要求。 然后，分析了感應(yīng)加熱電源的整體工作流程，針對(duì)模擬控制電路中控制參數(shù)不易進(jìn)行修改、靈活性較差等問(wèn)題，設(shè)計(jì)了數(shù)據(jù)采集、存儲(chǔ)、顯示等功能模塊，有利于系統(tǒng)的調(diào)試，參數(shù)修改等實(shí)際操作。 最后，以模擬逆變控制策略為基礎(chǔ)，分析了數(shù)字控制器的控制要求和策略。由硬件狀態(tài)機(jī)實(shí)現(xiàn)數(shù)字控制器的設(shè)計(jì)，完成對(duì)整個(gè)逆變控制系統(tǒng)的整體控制操作。通過(guò)自上而下的總體設(shè)計(jì)，將各個(gè)部分組合起來(lái)，構(gòu)成一個(gè)SOC系統(tǒng)。在FPGA集成軟件中進(jìn)行了各部分和整體的仿真驗(yàn)證，結(jié)果證明該設(shè)計(jì)可以完成逆變控制的各項(xiàng)需求和預(yù)定的人機(jī)交互操作。
標(biāo)簽： FPGA 感應(yīng)加熱電源 控制系統(tǒng)
上傳時(shí)間： 2013-07-09
上傳用戶：1222
matlab仿真中移相變壓器的正確連接方式，五相，每相移位12度
上傳時(shí)間： 2013-07-31
上傳用戶：萬(wàn)有引力
共模干擾和差模干擾及其抑制技術(shù)，是擴(kuò)干擾技術(shù)的基礎(chǔ)。
標(biāo)簽： 共模干擾 差模 干擾 抑制技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：003030
在過(guò)去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達(dá)到1000萬(wàn)等效門(mén)、速度可達(dá)到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時(shí)鐘的分布質(zhì)量就變得越來(lái)越重要。時(shí)鐘延時(shí)和時(shí)鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時(shí)鐘延時(shí)問(wèn)題主要使用時(shí)鐘延時(shí)補(bǔ)償電路。 為了消除FPGA芯片內(nèi)的時(shí)鐘延時(shí)，減小時(shí)鐘偏差，本文設(shè)計(jì)了內(nèi)置于FPGA芯片中的延遲鎖相環(huán)，采用一種全數(shù)字的電路結(jié)構(gòu)，將傳統(tǒng)DLL中的用模擬方式實(shí)現(xiàn)的環(huán)路濾波器和壓控延遲鏈改進(jìn)為數(shù)字方式實(shí)現(xiàn)的時(shí)鐘延遲測(cè)量電路，和延時(shí)補(bǔ)償調(diào)整電路，配合特定的控制邏輯電路，完成時(shí)鐘延時(shí)補(bǔ)償。在輸入時(shí)鐘頻率不變的情況下，只需一次調(diào)節(jié)過(guò)程即可完成輸入輸出時(shí)鐘的同步，鎖定時(shí)間較短，噪聲不會(huì)積累，抗干擾性好。 在Smic0.18um工藝下，設(shè)計(jì)出的時(shí)鐘延時(shí)補(bǔ)償電路工作頻率范圍從25MHz到300MHz，最大抖動(dòng)時(shí)間為35ps，鎖定時(shí)間為13個(gè)輸入時(shí)鐘周期。另外，完成了時(shí)鐘相移電路的設(shè)計(jì)，實(shí)現(xiàn)可編程相移，為用戶提供與輸入時(shí)鐘同頻的相位差為90度，180度，270度的相移時(shí)鐘；時(shí)鐘占空比調(diào)節(jié)電路的設(shè)計(jì)，實(shí)現(xiàn)可編程占空比，可以提供占空比為50/50的時(shí)鐘信號(hào)；時(shí)鐘分頻電路的設(shè)計(jì)，實(shí)現(xiàn)頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時(shí)鐘。
標(biāo)簽： FPGA 應(yīng)用于 全數(shù)字 鎖相環(huán)
上傳時(shí)間： 2013-07-06
上傳用戶：LouieWu
H.264視頻編解碼標(biāo)準(zhǔn)以其高壓縮比、高圖像質(zhì)量、良好的網(wǎng)絡(luò)適應(yīng)性等優(yōu)點(diǎn)在數(shù)字電視廣播、網(wǎng)絡(luò)視頻流媒體傳輸、視頻實(shí)時(shí)通信等許多方面得到了廣泛應(yīng)用。提高H.264幀內(nèi)預(yù)測(cè)的速度，對(duì)于實(shí)時(shí)性要求較高的場(chǎng)合具有重大的意義。為此，論文在總結(jié)國(guó)內(nèi)外相關(guān)研究的基礎(chǔ)上，針對(duì)H.264幀內(nèi)預(yù)測(cè)的軟件實(shí)現(xiàn)具有運(yùn)算量大、實(shí)時(shí)性差等缺點(diǎn)，提出了一種基于FPGA的高并行、多流水線結(jié)構(gòu)的幀內(nèi)預(yù)測(cè)算法的硬件實(shí)現(xiàn)。 論文在詳細(xì)闡述H.264幀內(nèi)預(yù)測(cè)編碼技術(shù)的基礎(chǔ)上，分析了17種預(yù)測(cè)模式算法，通過(guò)Matlab仿真建模，直觀地給出了預(yù)測(cè)模式的預(yù)測(cè)效果，并在JM12.2官方驗(yàn)證平臺(tái)上測(cè)試比較各種預(yù)測(cè)模式對(duì)編碼性能的影響，以此為根據(jù)對(duì)幀內(nèi)預(yù)測(cè)模式進(jìn)行裁剪。接著論文提出了基于FPGA的幀內(nèi)預(yù)測(cè)系統(tǒng)的設(shè)計(jì)方案，將前段采集劍的RGB圖像通過(guò)色度轉(zhuǎn)換模塊轉(zhuǎn)換成YCbCr圖像，存入片外SDRAM中，控制模塊負(fù)責(zé)讀寫(xiě)數(shù)掘送入幀內(nèi)預(yù)測(cè)模塊進(jìn)行處理。幀內(nèi)預(yù)測(cè)模塊中，采用一種并行結(jié)構(gòu)的可配置處理單元，即先求和再移位最后限幅的電路結(jié)構(gòu)，來(lái)計(jì)算各預(yù)測(cè)模式下的預(yù)測(cè)值，極大地減小了預(yù)測(cè)電路的復(fù)雜度。針對(duì)預(yù)測(cè)模式選擇算法，論文采用多模式并行運(yùn)算的方法，即多個(gè)結(jié)構(gòu)相同的殘差計(jì)算模塊，同時(shí)計(jì)算各種預(yù)測(cè)模式對(duì)應(yīng)的SATD值，充分發(fā)揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設(shè)計(jì)提高硬件的工作效率。最后，論文設(shè)計(jì)了LCD顯示模塊直觀地顯示所得到的最佳預(yù)測(cè)模式。 整個(gè)幀內(nèi)預(yù)測(cè)系統(tǒng)被劃分成多個(gè)功能模塊，采用層次化、模塊化的設(shè)計(jì)思想，并采用流水線結(jié)構(gòu)和乒乓操作來(lái)提高系統(tǒng)的并行性、運(yùn)行速度和總線利用率。所有模塊用Verilog語(yǔ)言設(shè)計(jì)，由Modelsim仿真和集成開(kāi)發(fā)環(huán)境ISE9.1綜合。仿真與綜合結(jié)果表明，系統(tǒng)時(shí)鐘頻率最高達(dá)到106.7MHz。該設(shè)計(jì)在完成功能的基礎(chǔ)上，能夠較好地滿足實(shí)時(shí)性要求。論文對(duì)于研究基于FPGA的H.264視頻壓縮編碼系統(tǒng)進(jìn)行了有益的探索，具有一定的實(shí)用價(jià)值。
標(biāo)簽： H264 視頻編碼器 幀內(nèi)預(yù)測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-21
上傳用戶：ABCD_ABCD
隨著現(xiàn)代集成電路技術(shù)的發(fā)展，鎖相環(huán)已經(jīng)成為集成電路設(shè)計(jì)中非常重要的一個(gè)部分，所以對(duì)鎖相環(huán)的研究具有積極的現(xiàn)實(shí)意義。然而傳統(tǒng)的鎖相環(huán)大多是數(shù)模混合電路，在工藝上與系統(tǒng)芯片中的數(shù)字電路存在兼容問(wèn)題。因此設(shè)計(jì)一...
標(biāo)簽： FPGA 全數(shù)字 鎖相環(huán)
上傳時(shí)間： 2013-06-09
上傳用戶：mosliu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
