FPGA器件在通信、消費(fèi)類電子等領(lǐng)域應(yīng)用越來越廣泛，隨著FPGA規(guī)模的增大、功能的加強(qiáng)對(duì)時(shí)鐘的要求也越來越高。在FPGA中嵌入時(shí)鐘發(fā)生器對(duì)解決該問題是一個(gè)不錯(cuò)的選擇。本論文首先，描述并分析了電荷泵鎖相環(huán)時(shí)鐘發(fā)生器的體系結(jié)構(gòu)、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環(huán)的小信號(hào)特性和瞬態(tài)特性；并給出了電荷泵鎖相環(huán)器件參數(shù)的計(jì)算表達(dá)式。其次，研究了環(huán)形振蕩器和鎖相環(huán)的相位噪聲特性。由于噪聲性能是時(shí)鐘發(fā)生器設(shè)計(jì)中的關(guān)鍵指標(biāo)，本工作對(duì)此進(jìn)行了較為詳細(xì)的分析。相位噪聲和抖動(dòng)是衡量時(shí)鐘信號(hào)的兩個(gè)主要指標(biāo)。文中從理論上推導(dǎo)了一階鎖相環(huán)的噪聲特性，并建立了由噪聲分析抖動(dòng)和由抖動(dòng)分析噪聲的解析表達(dá)式關(guān)系，并討論了環(huán)路低噪聲設(shè)計(jì)的基本原則。在前面討論和分析的基礎(chǔ)上，利用Hynix0.35umCMOS工藝設(shè)計(jì)了200MHz電荷泵鎖相環(huán)時(shí)鐘發(fā)生器，并進(jìn)行了仿真。設(shè)計(jì)中環(huán)形振蕩器的延遲單元采用replica偏置結(jié)構(gòu)，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結(jié)構(gòu)，增強(qiáng)電路對(duì)電源和襯底噪聲的抑制作用。通過增加限流管，改善電荷泵中的開關(guān)的非理想特性。
標(biāo)簽： FPGA 200 MHz 內(nèi)嵌
上傳時(shí)間： 2013-04-24
上傳用戶：變形金剛
隨著現(xiàn)代雷達(dá)技術(shù)的不斷發(fā)展,電子偵察設(shè)備面臨電磁環(huán)境日益復(fù)雜多變,發(fā)展寬帶化、數(shù)字化、多功能、軟件化的電子偵察設(shè)備已是一項(xiàng)重要的任務(wù).然而,目前的寬帶A/D與后續(xù)DSP之間的工作速率總有一到兩個(gè)數(shù)量級(jí)的差別,二者之間的瓶頸成為電子偵察系統(tǒng)數(shù)字化的最大障礙.通信領(lǐng)域軟件無線電的成功應(yīng)用為電子偵察系統(tǒng)的發(fā)展提供了一種理想模式.另一方面,微電子技術(shù)的快速發(fā)展,以及FPGA的廣泛應(yīng)用,在很大程度上影響了數(shù)字電路的設(shè)計(jì)與開發(fā).這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續(xù)DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數(shù)字下變頻結(jié)構(gòu),并從軟件無線電原理出發(fā),從理論推導(dǎo)和計(jì)算機(jī)仿真兩方面對(duì)該結(jié)構(gòu)進(jìn)行了驗(yàn)證,并進(jìn)一步給出該結(jié)構(gòu)改進(jìn)方案以及改進(jìn)的多相濾波數(shù)字下變頻結(jié)構(gòu)的硬件實(shí)現(xiàn)方法.本文將多相濾波下變頻的并行結(jié)構(gòu)應(yīng)用到數(shù)字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實(shí)現(xiàn),不僅在一定程度上解決了二者之間的瓶頸問題,同時(shí)也大大提高了實(shí)時(shí)處理速度.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)據(jù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件處理能力的要求.另外,本人還用FPGA設(shè)計(jì)了實(shí)驗(yàn)電路,利用微機(jī)串口,與實(shí)驗(yàn)?zāi)繕?biāo)板進(jìn)行控制和數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活的對(duì)各種實(shí)現(xiàn)方法加以驗(yàn)證和比較.
上傳時(shí)間： 2013-04-24
上傳用戶：moerwang
全橋的好書啊，據(jù)說是現(xiàn)在移相全橋類書籍的鼻祖啊
標(biāo)簽： 移相全橋
上傳時(shí)間： 2013-07-03
上傳用戶：zhch602
隨著嵌入式控制在工業(yè)領(lǐng)域的不斷滲入，進(jìn)入21世紀(jì)之后，基于ARM體系Linux操作系統(tǒng)的嵌入式一體化工業(yè)控制系統(tǒng)成為了工業(yè)控制的主要發(fā)展方向，ARM芯片不僅體積小，功耗低，而且功能強(qiáng)；Linux由于其開源，穩(wěn)定以及成本低的優(yōu)點(diǎn)，在嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。 本文研究的主要內(nèi)容是基于Linux操作系統(tǒng)ARM體系的嵌入式工控一體機(jī)設(shè)計(jì)與實(shí)現(xiàn)。該嵌入式工控一體機(jī)是基于Motorola公司研發(fā)的ARM9嵌入式系統(tǒng)和Linux操作系統(tǒng)的設(shè)備，整個(gè)系統(tǒng)體積小，結(jié)構(gòu)精簡(jiǎn)，并有很高的執(zhí)行效率。它根據(jù)特定的工業(yè)控制對(duì)象定制特定的模型與控制算法。另外，該設(shè)備自身還具備各種數(shù)字PID控制算法，實(shí)現(xiàn)PID閉環(huán)控制?？梢詰?yīng)用于工業(yè)控制領(lǐng)域中的各類被控設(shè)備，以及為高校自動(dòng)化控制實(shí)驗(yàn)和工業(yè)應(yīng)用研究提供解決方案。它的軟件編程由Qt集成開發(fā)環(huán)境實(shí)現(xiàn)，Qt是基于C++的針對(duì)構(gòu)造圖形用戶界面（程序）所使用的GUI工具包，它速度塊，易于使用，并具有很好的可移植性。 本文首先對(duì)嵌入式系統(tǒng)進(jìn)行選型，然后提出了系統(tǒng)的軟硬件整體架構(gòu)和系統(tǒng)的啟動(dòng)流程。接著介紹了系統(tǒng)開發(fā)環(huán)境的搭建，包括啟動(dòng)加載器的設(shè)計(jì)和實(shí)現(xiàn)，Linux內(nèi)核的移植，設(shè)備驅(qū)動(dòng)程序的編寫以及圖形用戶界面的實(shí)現(xiàn)。最后，詳細(xì)介紹了一個(gè)具有創(chuàng)新性的案例作為該嵌入式Linux工控一體機(jī)作為通訊和控制終端的典型應(yīng)用。 該嵌入式Linux工控一體機(jī)具有極好的實(shí)用性和應(yīng)用前景，并且其設(shè)計(jì)和實(shí)現(xiàn)過程對(duì)于其它嵌入式平臺(tái)也具有很好的參考價(jià)值。
上傳時(shí)間： 2013-07-27
上傳用戶：zhaiyanzhong
stm32數(shù)碼相框stm32數(shù)碼相框stm32數(shù)碼相框stm32數(shù)碼相框stm32數(shù)碼相框
上傳時(shí)間： 2013-04-24
上傳用戶：xiehao13
現(xiàn)代家庭中單相供電的用電設(shè)備如電腦、電視機(jī)、冰箱等都具有非線性特性，都會(huì)產(chǎn)生諧波污染電網(wǎng)。本文針對(duì)這一現(xiàn)象研究了單相并聯(lián)電壓型有源電力濾波器（APF），設(shè)計(jì)了一個(gè)APF控制系統(tǒng)來產(chǎn)生與諧波電流大小相等方向相反的補(bǔ)償電流，并使補(bǔ)償電流實(shí)時(shí)地跟蹤諧波電流，從而消除諧波電流達(dá)到凈化電網(wǎng)。 本文對(duì)提出的APF控制系統(tǒng)從模擬和數(shù)字兩個(gè)方面進(jìn)行了深入的研究。 首先，設(shè)計(jì)了APF的主電路結(jié)構(gòu)，確定了系統(tǒng)中電感電容等元件參數(shù)，并根據(jù)仿真結(jié)果系統(tǒng)地分析了參數(shù)變化對(duì)系統(tǒng)補(bǔ)償效果的影響，然后根據(jù)補(bǔ)償效果選擇最佳的參數(shù)值。 其次，針對(duì)控制系統(tǒng)要求，選用適合系統(tǒng)的電流電壓PI雙環(huán)控制系統(tǒng)，通過參數(shù)優(yōu)化后得到了控制器的最優(yōu)參數(shù)，使控制效果達(dá)到最優(yōu)。并從理論上詳細(xì)分析了無差拍控制算法。 最后，利用滯環(huán)比較原理制作了10KHz的三角波發(fā)生器，用于PWM調(diào)制電路。在對(duì)硬件描述語(yǔ)言以及FPGA設(shè)計(jì)流程深入理解的基礎(chǔ)上，利用Verilog語(yǔ)言實(shí)現(xiàn)了雙環(huán)PI控制器和PWM發(fā)生電路的數(shù)字化，使得有源電力濾波器補(bǔ)償精度提高，有更好的可修改性，可使用于很多不同的非線性負(fù)載。
標(biāo)簽： 單相 有源濾波器 控制系統(tǒng)
上傳時(shí)間： 2013-07-27
上傳用戶：aa17807091
多相濾波器主要應(yīng)用于脈沖多普勒雷達(dá)、通信寬帶數(shù)字接收機(jī)、雷達(dá)自適應(yīng)波束形成等信號(hào)處理領(lǐng)域。在多普勒雷達(dá)信號(hào)處理中國(guó)內(nèi)外關(guān)于FIR濾波器設(shè)計(jì)研究的報(bào)道較多，而對(duì)于IIR濾波器的設(shè)計(jì)研究相對(duì)較少，原因是IIR多相濾波器的設(shè)計(jì)復(fù)雜性，使得IIR濾波器在多普勒雷達(dá)數(shù)字信號(hào)處理中難以發(fā)揮重要作用。本文以脈沖多普勒雷達(dá)信號(hào)處理為背景，主要研究數(shù)字多相濾波器的特點(diǎn)和設(shè)計(jì)方法；進(jìn)而研究數(shù)字多相濾波器的數(shù)字仿真方法與FPGA實(shí)現(xiàn)技術(shù)。對(duì)于自主研究、設(shè)計(jì)和實(shí)現(xiàn)雷達(dá)信號(hào)處理的各種結(jié)構(gòu)的濾波器具有重要的意義。 本文討論了FIR數(shù)字濾波器和IIR數(shù)字濾波器的特點(diǎn)和區(qū)別。對(duì)IIR濾波器的多相結(jié)構(gòu)進(jìn)行了理論分析，重點(diǎn)研究了IIR多相濾波器的設(shè)計(jì)原理。根據(jù)此原理進(jìn)行IIR濾波器的多相設(shè)計(jì)并擴(kuò)展到多通道和多級(jí)結(jié)構(gòu)。在此基礎(chǔ)上，根據(jù)本文研究的多普勒雷達(dá)回波信號(hào)需要四通道處理的要求搭建軟件仿真模型，對(duì)所設(shè)計(jì)的2級(jí)4通道IIR多相濾波器組進(jìn)行了仿真實(shí)驗(yàn)，給出仿真結(jié)果，并進(jìn)行了討論。 在完成2級(jí)4通道IIR多相濾波器組的軟件仿真后，利用FPGA設(shè)計(jì)平臺(tái)，對(duì)該IIR多相濾波器組進(jìn)行了設(shè)計(jì)仿真和綜合實(shí)現(xiàn)。在實(shí)現(xiàn)過程中進(jìn)行了功能仿真和時(shí)序仿真兩級(jí)仿真驗(yàn)證，結(jié)果表明在模擬硬件環(huán)境中所設(shè)計(jì)的2級(jí)4通道IIR多相濾波器組能夠較好地實(shí)現(xiàn)多普勒雷達(dá)回波信號(hào)多通道的劃分和濾波功能要求，驗(yàn)證了設(shè)計(jì)思路和方法的正確性和可行性。
上傳時(shí)間： 2013-04-24
上傳用戶：gongxinshiwo@163.com
matlab仿真中移相變壓器的正確連接方式，五相，每相移位12度
上傳時(shí)間： 2013-07-31
上傳用戶：萬(wàn)有引力
安規(guī)方面 X電容與Y電容的設(shè)計(jì)與計(jì)算方法
標(biāo)簽： 安規(guī) X電容 Y電容 計(jì)算
上傳時(shí)間： 2013-05-31
上傳用戶：gjzeus
在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達(dá)到1000萬(wàn)等效門、速度可達(dá)到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時(shí)鐘的分布質(zhì)量就變得越來越重要。時(shí)鐘延時(shí)和時(shí)鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時(shí)鐘延時(shí)問題主要使用時(shí)鐘延時(shí)補(bǔ)償電路。 為了消除FPGA芯片內(nèi)的時(shí)鐘延時(shí)，減小時(shí)鐘偏差，本文設(shè)計(jì)了內(nèi)置于FPGA芯片中的延遲鎖相環(huán)，采用一種全數(shù)字的電路結(jié)構(gòu)，將傳統(tǒng)DLL中的用模擬方式實(shí)現(xiàn)的環(huán)路濾波器和壓控延遲鏈改進(jìn)為數(shù)字方式實(shí)現(xiàn)的時(shí)鐘延遲測(cè)量電路，和延時(shí)補(bǔ)償調(diào)整電路，配合特定的控制邏輯電路，完成時(shí)鐘延時(shí)補(bǔ)償。在輸入時(shí)鐘頻率不變的情況下，只需一次調(diào)節(jié)過程即可完成輸入輸出時(shí)鐘的同步，鎖定時(shí)間較短，噪聲不會(huì)積累，抗干擾性好。 在Smic0.18um工藝下，設(shè)計(jì)出的時(shí)鐘延時(shí)補(bǔ)償電路工作頻率范圍從25MHz到300MHz，最大抖動(dòng)時(shí)間為35ps，鎖定時(shí)間為13個(gè)輸入時(shí)鐘周期。另外，完成了時(shí)鐘相移電路的設(shè)計(jì)，實(shí)現(xiàn)可編程相移，為用戶提供與輸入時(shí)鐘同頻的相位差為90度，180度，270度的相移時(shí)鐘；時(shí)鐘占空比調(diào)節(jié)電路的設(shè)計(jì)，實(shí)現(xiàn)可編程占空比，可以提供占空比為50/50的時(shí)鐘信號(hào)；時(shí)鐘分頻電路的設(shè)計(jì)，實(shí)現(xiàn)頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時(shí)鐘。
標(biāo)簽： FPGA 應(yīng)用于 全數(shù)字 鎖相環(huán)
上傳時(shí)間： 2013-07-06
上傳用戶：LouieWu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
