CPLD與8051的總線接口的VHDL設計源碼,包括原理圖,VHDL語言的源程序,仿真波形,設計的詳細說明
標簽： CPLD 8051 VHDL 總線接口
上傳時間： 2013-09-01
上傳用戶：bpgfl
dsp與cpld的連接原理圖，華綁的哦！
標簽： cpld dsp 連接 原理圖
上傳用戶：jennyzai
是關于FPGA/URT原理的一個詳細描述.而且里面還有DDAIII實驗箱的URT驅動實現.
標簽： FPGA URT
上傳時間： 2013-09-03
上傳用戶：xcy122677
Xilinx公司的FPGA下載電路連接原理圖，對初學EDA者應該有所幫助。
標簽： Xilinx FPGA 電路連接
上傳用戶：asasasas
FPGA實現USB2 原理
標簽： FPGA USB2
上傳時間： 2013-09-04
上傳用戶：dazhihui66
Allegro原理圖和PCB
標簽： Allegro PCB 原理圖
上傳用戶：gtzj
詳細介紹了cpld技術的基礎知識及其應用開發原理。
標簽： cpld 詳細介紹 基礎知識 應用開發
上傳用戶：墻角有棵樹
工作原理：\r\n 脈沖輸入，記錄30個脈沖的間隔時間（總時間），LED顯示出來，牽涉到數碼管的輪流點亮，以及LED的碼。輸入端口一定要用個\r\n74LS14整一下，圖上沒有。數碼管使用共陰數碼管。MAXPLUS編譯。\r\n測試時將光電門的信號端一塊連接到J2口的第三管腳，同時第一管腳為地，應該與光電門的地連接（共地）。\r\n開始測試：\r\n 按下按鍵，應該可以見到LED被點亮，指示可以開始轉動轉動慣量盤，等遮光片遮擋30次光電門后，\r\n LED熄滅，數碼管有數字顯示，此為時間值，單位為秒，與
標簽： CPLD LED 控制 數碼管
上傳時間： 2013-09-05
上傳用戶：123454
TMS320F2812原理圖庫文件（allegro格式）
標簽： allegro F2812 2812 320F
上傳時間： 2013-09-06
上傳用戶：杜瑩12345
Cadence Allegro 從原理圖到PCB圖，非常強有力的工具
標簽： Cadence Allegro PCB 原理圖
上傳用戶：603100257
蟲蟲下載站版權所有 京ICP備2021023401號-1
