CPLD的小程序集合，VHDL語言描述，可直接用quartus打開
標(biāo)簽： CPLD 程序
上傳時(shí)間： 2013-08-07
上傳用戶：sy_jiadeyi
一個(gè)能夠簡單的實(shí)現(xiàn)YUV到RGB轉(zhuǎn)換的小工具，同時(shí)顯示FPGA編程數(shù)據(jù)
標(biāo)簽： YUV RGB 轉(zhuǎn)換
上傳時(shí)間： 2013-08-09
上傳用戶：ming529
]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I／\r\nO(輸入／輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I／O接口相比，與單片機(jī)軟件完全兼容，\r\n同時(shí)擁有速度快，功耗低，價(jià)格便宜，使用靈活等特點(diǎn)
標(biāo)簽： CPLD 如何利用 單片機(jī) 并行
上傳時(shí)間： 2013-08-14
上傳用戶：xa_lgy
學(xué)習(xí)ＦＰＧＡ的好文章，從中可以了解到如何實(shí)現(xiàn)ＦＰＧＡ最小系統(tǒng)
標(biāo)簽： FPGA 最小系統(tǒng)
上傳時(shí)間： 2013-08-16
上傳用戶：neu_liyan
:針對現(xiàn)場可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號處理系統(tǒng)。
標(biāo)簽： FPGA 雙向端口
上傳時(shí)間： 2013-08-17
上傳用戶：xiaoyunyun
基于Xilinx XC3S500E的FPGA最小開發(fā)板制作的文章。
標(biāo)簽： Xilinx S500 500E FPGA
上傳時(shí)間： 2013-08-19
上傳用戶：hhkpj
proteus的一個(gè)小定時(shí)計(jì)時(shí)， \\r\\n\\r\\n時(shí)鐘用的是6M，有源文件自己看
標(biāo)簽： proteus 定時(shí) 計(jì)時(shí)
上傳時(shí)間： 2013-08-21
上傳用戶：1234567890qqq
采用MaxPlusII寫的一個(gè)小時(shí)鐘程序，也是供初學(xué)參考。呵呵。注///版主，開發(fā)環(huán)境里面沒有MaxPlusII.
標(biāo)簽： MaxPlusII 時(shí)鐘程序
上傳時(shí)間： 2013-09-02
上傳用戶：lo25643
這是一個(gè)ORCAD BRD文件轉(zhuǎn)換成PROTEL DOS版PCB文件的小軟件
標(biāo)簽： PROTEL ORCAD BRD DOS
上傳時(shí)間： 2013-09-09
上傳用戶：busterman
protel的筆記本增強(qiáng)小工具，用其他鍵代替數(shù)字鍵。本軟件使用起來方便，體積更小，僅有40多K。本軟件為純綠色，免安裝，拷到硬盤任意地方便可運(yùn)行。
標(biāo)簽： protel 筆記本
上傳時(shí)間： 2013-09-11
上傳用戶：Huge_Brother
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
