ATMEL公司生產(chǎn)的串行Flash AT45系列存儲器的容量已達(dá)到了16Mb,常用于數(shù)據(jù)存儲系統(tǒng).文中以AT45D041為例,詳細(xì)介紹了該系列Flash存儲器的命令集以及串行SPI接口的應(yīng)用方法,并給
標(biāo)簽： Flash SPI 串行 中的應(yīng)用
上傳時(shí)間： 2013-05-28
上傳用戶：neibuzhuzu
指令集仿真器是目前嵌入式系統(tǒng)研究中一個(gè)極其重要的領(lǐng)域，一個(gè)靈活高效且準(zhǔn)確度高的仿真器不僅可以實(shí)現(xiàn)對嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計(jì)過程中性能評估的重要工具. 仿真器的性能已經(jīng)成為影響整個(gè)設(shè)計(jì)效率的重要因素，在現(xiàn)有的指令集仿真技術(shù)中，編譯型仿真技術(shù)雖然可以獲得高的仿真速度，但其對應(yīng)用的假設(shè)過于嚴(yán)格，限制了其在商業(yè)領(lǐng)域中的應(yīng)用；解釋型仿真器雖被普遍使用，但其缺點(diǎn)也很明顯，由于模擬過程中需要耗費(fèi)大量時(shí)間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時(shí)間，是提高仿真器的性能的關(guān)鍵。 本文旨在提出一個(gè)指令集仿真器的原型，重點(diǎn)解決指令解碼過程中的速度瓶頸，在其基礎(chǔ)可以進(jìn)行擴(kuò)充和改進(jìn)，以適應(yīng)不同硬件平臺的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實(shí)現(xiàn)規(guī)律，并在此基礎(chǔ)上進(jìn)行了高級語言的描述，其后提出了改進(jìn)版解釋型指令集仿真器的設(shè)計(jì)方案，包括為提高仿真器性能，減少譯碼時(shí)間，創(chuàng)新性的在流程設(shè)計(jì)中加入了預(yù)解碼的步驟，同時(shí)用自己設(shè)計(jì)的壓縮算法解決了因預(yù)解碼產(chǎn)生大量譯碼信息而帶來的內(nèi)存過度消耗難題。接下來，描述了仿真器的實(shí)現(xiàn)，包括指令的取指、譯碼、執(zhí)行等基本功能，并著重描述了如何通過劃分存儲域和存儲塊的方式模擬真實(shí)存儲器的讀寫訪問實(shí)現(xiàn)。 另外，需要特別指出的是，針對仿真器中普遍存在的調(diào)試難問題，本文從一線程序開發(fā)人員的角度，在調(diào)試模塊的設(shè)計(jì)中除了斷點(diǎn)設(shè)置、程序暫停、恢復(fù)等基本功能外，還添加了各類監(jiān)視設(shè)備和程序跟蹤的功能，以期能提高本仿真器的實(shí)用性。 在文章的結(jié)尾，提出了仿真器的驗(yàn)證方案，并按照該方案對仿真器進(jìn)行了功能和性能上的驗(yàn)證，最后對進(jìn)一步的工作進(jìn)行了展望。
上傳時(shí)間： 2013-08-02
上傳用戶：宋桃子
現(xiàn)在，下一代嵌入式微處理器和軟件面臨著不斷減小的產(chǎn)品壽命。而由此產(chǎn)生的縮短的研發(fā)周期則要求設(shè)計(jì)者能夠在更短的時(shí)間內(nèi)開發(fā)出更為復(fù)雜的處理器和軟件。為了解決這個(gè)問題，嵌入式系統(tǒng)的仿真逐漸成為在新的可編程結(jié)構(gòu)的開發(fā)中必不可少的工具。對于嵌入式系統(tǒng)仿真核心的指令集仿真器，由于普遍使用的解釋型仿真器的性能較低，從十幾年前開始，人們就開始了對編譯型指令集仿真器的研究。但是，由于編譯技術(shù)的限制，它從來沒有能夠在商業(yè)產(chǎn)品中推廣。 ARM公司06年新推出的Cortex-M3系列芯片已經(jīng)廣泛應(yīng)用在無線傳感器網(wǎng)絡(luò)等領(lǐng)域。本文將針對基于ARM Cortex-M3的嵌入式系統(tǒng)設(shè)計(jì)出一個(gè)仿真平臺，以ARM Cortex-M3 所采用最新的Thumb-2 指令集作為目標(biāo)指令集，設(shè)計(jì)了其仿真器，給出了一種優(yōu)化的解釋型指令仿真機(jī)。 1.首先介紹了Thumb-2 指令集的編程模型，包括目標(biāo)指令集支持的處理器的模式、寄存器和存儲器的組織。 2.其次建立了仿真平臺。在平臺的建立過程中，設(shè)計(jì)了結(jié)合編譯技術(shù)速度和解釋技術(shù)靈活性的仿真機(jī)；完成了Thumb-2 指令集體系結(jié)構(gòu)的描述；實(shí)現(xiàn)了存儲器接口，從而可以滿足目標(biāo)指令集對存儲器的訪問要求；介紹了ELF 文件格式，并設(shè)計(jì)了將ELF 文件中的指令和數(shù)據(jù)裝入存儲器的裝載程序。 3.最后以一個(gè)基于ARM Cortex-M3 處理器的機(jī)器小車嵌入式系統(tǒng)為例，對仿真平臺進(jìn)行功能上的驗(yàn)證。
標(biāo)簽： Cortex-M ARM txt 嵌入式系統(tǒng)
上傳時(shí)間： 2013-07-19
上傳用戶：111111112
Photoshop教程8000例 Photoshop教程8000例
上傳時(shí)間： 2013-07-02
上傳用戶：long14578
新手資料，AVR單片機(jī)GCC程序設(shè)計(jì)及其設(shè)計(jì)例程
標(biāo)簽： AVR GCC 單片機(jī) 程序設(shè)計(jì)
上傳時(shí)間： 2013-06-11
上傳用戶：mosliu
C語言經(jīng)典電子書 C常用算法程序集 數(shù)據(jù)結(jié)構(gòu)C語言版 C專家編程 C語言經(jīng)典編程900例-C language algorithm used classic e-book C data
標(biāo)簽：
上傳時(shí)間： 2013-07-10
上傳用戶：ccsdebug
自己寫的一個(gè)FPGA串口通信的例程，已通過了軟件驗(yàn)證，發(fā)給現(xiàn)在在學(xué)習(xí)FPGA通信的朋友。
上傳時(shí)間： 2013-07-25
上傳用戶：wsm555
變分水平集用于圖像分割，效果好，但是速度有點(diǎn)慢 源碼及論文
上傳時(shí)間： 2013-06-30
上傳用戶：無聊來刷下
該文為WCDMA系統(tǒng)功率控制環(huán)路與閉環(huán)發(fā)射分集算法FPGA實(shí)現(xiàn)研究.主要內(nèi)容包括功率控制算法與閉環(huán)發(fā)射分集算法的分析與討論,在分析討論的基礎(chǔ)上進(jìn)行了FPGA實(shí)現(xiàn)方案的設(shè)計(jì)以及系統(tǒng)的實(shí)現(xiàn).另外在文中還介紹了可編程器件方面的常識、FPGA的設(shè)計(jì)流程以及同步電路設(shè)計(jì)方面的有關(guān)技術(shù).
上傳時(shí)間： 2013-05-18
上傳用戶：shinnsiaolin
大規(guī)模可編程邏輯器件CPLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路(ASIC),電子設(shè)計(jì)工程師用它可以在辦公室或?qū)嶒?yàn)室里設(shè)計(jì)出所需的專用集成電路,從而大大縮短了產(chǎn)品上市時(shí)間,降低了開發(fā)成本.此外,可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動態(tài)系統(tǒng)重構(gòu)的特性,使得硬件的功能可以象軟件一樣通過編程來修改,這樣就極大地提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性.該設(shè)計(jì)完成了在一片可編程邏輯器件上開發(fā)簡易計(jì)算機(jī)的設(shè)計(jì)任務(wù),將單片機(jī)與單片機(jī)外圍電路集成化,能夠輸入指令、執(zhí)行指令、輸出結(jié)果,具有在電子系統(tǒng)中應(yīng)用的普遍意義,另外,也可以用于計(jì)算機(jī)組成原理的教學(xué)試驗(yàn).該文第一章簡要介紹了可編程ASIC和EDA技術(shù)的歷史、現(xiàn)狀、未來并對本課題作了簡要陳述.第二章在芯片設(shè)計(jì)的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設(shè)計(jì)過程和設(shè)計(jì)手段,首先將簡易計(jì)算機(jī)劃分為運(yùn)算器、CPU控制器、存儲器、鍵盤接口和顯示接口以及系統(tǒng)控制器,然后再往下分為下層子模塊.輸入法的語言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對設(shè)計(jì)的綜合與實(shí)現(xiàn)做了總結(jié),給出了時(shí)序仿真波形圖.該文針對FPGA和RISC這兩大課題,對RISC在FPGA上的實(shí)現(xiàn)進(jìn)行了初淺的探索與嘗試.從計(jì)算機(jī)體系結(jié)構(gòu)入手,剖析了精簡指令集計(jì)算機(jī)的原理,通過該設(shè)計(jì)的實(shí)踐對ASIC和EDA的設(shè)計(jì)潛力有了更進(jìn)一步的領(lǐng)悟.
標(biāo)簽： FPGA 指令集 計(jì)算機(jī)
上傳時(shí)間： 2013-05-21
上傳用戶：hewenzhi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
