Sigma-Delta A/D轉(zhuǎn)換器利用過采樣，噪聲整形和數(shù)字濾波技術(shù)，有效衰減了輸出信號帶內(nèi)的量化噪聲，提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比，它降低了對模擬電路性能指標(biāo)和元件精度的要求，簡化了模擬電路的設(shè)計，降低了生產(chǎn)成本。 本論文在對Sigma-Delta A/D轉(zhuǎn)換器原理研究的基礎(chǔ)上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設(shè)計了一個主要應(yīng)用于音頻信號處理的Sigma-Delta A/D轉(zhuǎn)換器，分辨率達(dá)到16位。在調(diào)制器的設(shè)計中，本文采用了多級噪聲整形MASH（2-1）級聯(lián)調(diào)制器結(jié)構(gòu)，同時，考慮了各種非理想因素對系統(tǒng)性能的影響，在SDtoolbox工具的幫助下使用Simulink進(jìn)行調(diào)制器系統(tǒng)設(shè)計。并使用Cadence Spectre對模塊電路進(jìn)行設(shè)計仿真，包括運(yùn)放，比較器，帶隙基準(zhǔn)電壓源，CMOS開關(guān)，非交疊時鐘產(chǎn)生電路等。在數(shù)字抽取濾波器的設(shè)計中，采用了分級抽取技術(shù)，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進(jìn)行優(yōu)化設(shè)計。并在原有的濾波器算法的基礎(chǔ)上，采用了CIC濾波器和半帶濾波器，設(shè)計出了運(yùn)算量和存儲量都相對少的三級抽取濾波器系統(tǒng)，大大降低了功耗和面積。 論文的仿真結(jié)果表明，所設(shè)計的Sigma-Delta A/D轉(zhuǎn)換器信噪比達(dá)到102．3dB，滿足系統(tǒng)需要的16位精度要求。 關(guān)鍵詞：Sigma-Ddta； 信噪比； 多級噪聲整形； 數(shù)字抽取濾波器
標(biāo)簽： SigmaDelta 音頻 模數(shù)轉(zhuǎn)換器
上傳時間： 2013-06-27
上傳用戶：songyuncen
隨著電力電子技術(shù)的發(fā)展，對大功率、高性能的開關(guān)電源要求也越來越高。功率因數(shù)校正(PFC)技術(shù)是當(dāng)前電力電子技術(shù)研究的熱點問題。大多數(shù)電力電子裝置通過整流器與電網(wǎng)接口，而傳統(tǒng)的二極管或晶閘管整流裝置會產(chǎn)生大量的諧波電流，對電網(wǎng)造成污染。許多國家和國際組織相繼制定了一系列限制用電設(shè)備諧波的標(biāo)準(zhǔn)。有源功率因數(shù)校正技術(shù)能夠有效的消除整流裝置的諧波，因此具有廣泛的應(yīng)用前景。 本文首先分析了開關(guān)電源的發(fā)展現(xiàn)狀及發(fā)展要求，詳細(xì)地闡述了開關(guān)電源的基本構(gòu)成和基本組態(tài)。然后研究了ZVT-Boost軟開關(guān)PFC電路的基本結(jié)構(gòu)、基本工作原理及軟開關(guān)實現(xiàn)原理，在此基礎(chǔ)上確定了主電路結(jié)構(gòu)，并制定了控制系統(tǒng)方案。 鑒于功率要求，本文采用兩級PFC電路。因此對常見的DC-DC變換器的拓?fù)浣Y(jié)構(gòu)、原理特性進(jìn)行分析。并針對各自的變換器建立了簡化模型，基于所建立的模型分析了變換器的特性，列出各變換器的優(yōu)缺點及在設(shè)計開關(guān)電源時的選用原則。最后，對所設(shè)計的系統(tǒng)進(jìn)行了仿真分析。 本文根據(jù)用戶的要求研究設(shè)計了一種大功率高性能開關(guān)電源。該開關(guān)電源分為前級和后級，前級為采用BOOST結(jié)構(gòu)的單相有源功率因數(shù)校正電路，后級為采用移相控制軟開關(guān)技術(shù)的全橋變換器。最后研制出了實驗樣機(jī)，并給出了實驗樣機(jī)的功率因數(shù)校正電路和移相全橋軟開關(guān)變換電路的實驗波形。
標(biāo)簽： BOOST 變換器 高功率因數(shù)
上傳時間： 2013-04-24
上傳用戶：朗朗乾坤
逆變器作為光伏陣列和電網(wǎng)接口的主要設(shè)備，它的性能決定著整個光伏發(fā)電系統(tǒng)的性能。為了將光伏陣列產(chǎn)生的電能最大限度地饋入電網(wǎng)，并提高其運(yùn)行的穩(wěn)定度、可靠性和精確度，必須對并網(wǎng)逆變器的主電路拓?fù)溥x擇、濾波器參數(shù)設(shè)計及其控制策略選取等進(jìn)行深入研究。 論文首先分析了光伏發(fā)電的國內(nèi)外發(fā)展現(xiàn)狀和應(yīng)用前景，對光伏并網(wǎng)發(fā)電系統(tǒng)的種類、結(jié)構(gòu)和并網(wǎng)標(biāo)準(zhǔn)進(jìn)行了綜述。針對眾多適用于光伏并網(wǎng)的逆變器拓?fù)溥M(jìn)行了詳細(xì)的比較分析，最終確定了一臺單相滿載功率1kW、并網(wǎng)電壓220V的逆變器拓?fù)浼捌渲麟娐穮?shù)，對其輸出濾波器參數(shù)進(jìn)行設(shè)計，并對其進(jìn)行了幅頻特性分析。 其次，詳細(xì)分析和研究逆變器的并網(wǎng)控制策略，確定了在獨立工作模式下的瞬時電壓控制策略和在并網(wǎng)工作模式下的瞬時電流控制策略。根據(jù)選定的控制策略分別對其控制系統(tǒng)進(jìn)行了建模和閉環(huán)參數(shù)設(shè)計，并利用Sabet軟件進(jìn)行系統(tǒng)仿真，驗證了系統(tǒng)建模和設(shè)計的正確性。 接著，在分析光伏陣列特性的基礎(chǔ)上，總結(jié)和比較了常用的幾種MPPT（Maximum Power Point Tracking）控制方法，通過擾動觀測法對并網(wǎng)逆變器輸出電流的控制，實現(xiàn)了光伏陣列的MPPT，并給出了設(shè)計方案和實驗驗證。 最后，根據(jù)以上分析結(jié)果，研制了一臺基于DSP控制的光伏并網(wǎng)逆變器的試驗樣機(jī)，并詳述了其軟硬件的設(shè)計方案，給出了相關(guān)實驗結(jié)果。
標(biāo)簽： 單相 光伏并網(wǎng) 逆變器
上傳時間： 2013-04-24
上傳用戶：天天天天
為了減小異步電機(jī)在起動過程中過高電流對電網(wǎng)的沖擊，消除傳統(tǒng)降壓起動對電器和機(jī)械設(shè)備的不利影響，提高電機(jī)的起動特性，本文基于電力電子技術(shù)對異步電機(jī)的軟起動進(jìn)行了較為深刻的研究。 本文介紹并設(shè)計了一種基于PIC18F4550的新型的軟起動器。在功能上，除了具有一般的電壓斜坡軟起動和電流限流軟起動功能，還增加了專門針對泵類負(fù)載的轉(zhuǎn)矩閉環(huán)泵控軟起動模式。這種起動方式有效的降低了水泵起動和停止時造成的水錘，并減輕了管路系統(tǒng)的振蕩。同時，針對異步電動機(jī)軟起動過程中出現(xiàn)的電流、電磁轉(zhuǎn)矩以及轉(zhuǎn)速振蕩問題，分析了引起振蕩的影響因素及其產(chǎn)生原因，采用以電流關(guān)斷時刻為晶閘管觸發(fā)基準(zhǔn)來抑制振蕩問題。 文章首先分析研究了異步電機(jī)的基本結(jié)構(gòu)和工作原理，確定了軟起動器所采用的基本原理和控制方法。分析得出為改善泵類負(fù)載起動性能所采用的轉(zhuǎn)矩閉環(huán)泵控制策略以及為減小振蕩所采用的關(guān)斷角控制方法的可行性。 其次，本課題對傳統(tǒng)的軟起動器的改進(jìn)進(jìn)行了嘗試。采用Microchip公司的PIC18F4550芯片為控制核心。在此基礎(chǔ)上，詳細(xì)介紹了交流采樣電路、同步觸發(fā)電路以及通迅接口電路等硬件電路。軟件方面采用C語言和匯編語言混合編程實現(xiàn)模塊化程序的設(shè)計，在文中較為詳細(xì)地介紹了控制系統(tǒng)各部分軟件的設(shè)計思想和實現(xiàn)，其中包括主程序流程、各種起動方式的控制程序等。 在文章最后給出了基于MATLAB搭建的軟起動系統(tǒng)的仿真模型，仿真結(jié)果表明這種帶泵控制功能的軟起動器可以有效的減小電機(jī)起動過程中過高電流對電網(wǎng)的沖擊，優(yōu)化了電機(jī)的起動性能。
上傳時間： 2013-06-13
上傳用戶：wang5829
河北工業(yè)大學(xué)碩士學(xué)位論文 論文研究在 ARM920T硬件平臺以及Linux軟件平臺上， 通過構(gòu)建完整的嵌入式Linux系統(tǒng)并移植多媒體播放器MPlayer，完成一款具有轉(zhuǎn)儲功能的MP4播放器。在這個過程中研究了Linux系統(tǒng)移植、探索了USB驅(qū)動程序、學(xué)習(xí)了文件系統(tǒng)的構(gòu)建并完成了多媒體播 放器 MPlayer 的移植，最終實現(xiàn)了一款基于嵌入式 Linux 軟件平臺具有轉(zhuǎn)儲功能的 MP4 播放器，使得 MP4 播放器可以通過 USB 接口對可移動硬盤上的信息進(jìn)行操作。通過該研究過程構(gòu)建了嵌入式軟件系統(tǒng)，以實現(xiàn)更好的系統(tǒng)性能，最重要的是可以在實踐基礎(chǔ)上增加對系統(tǒng)移植和驅(qū)動開發(fā)理論的理解并積累豐富的系統(tǒng)移植經(jīng)驗，以促進(jìn)我們?nèi)ダ斫廛浖_ 發(fā)項目及其與目標(biāo)硬件移植和優(yōu)化的關(guān)系。
上傳時間： 2013-07-08
上傳用戶：sclyutian
本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國外芯片設(shè)計的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)?？删幊碳夹g(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計方法。 從專用芯片實現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計思想，給出了總線接口的總體設(shè)計方案，考慮到電路的具體實現(xiàn)對結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結(jié)合起來以達(dá)到通用接口的功能。同時給出其設(shè)計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計過程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實現(xiàn)。通過驗證證明該設(shè)計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強(qiáng)的檢錯能力。 最后設(shè)計了總線接口芯片測試系統(tǒng)，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發(fā)自收驗證，加入RS232串口調(diào)試過程提高測試數(shù)據(jù)的直觀性。驗證的結(jié)果表明本文提出的設(shè)計方案是合理的。
上傳時間： 2013-06-04
上傳用戶：ayfeixiao
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌?，被廣泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊?，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進(jìn)行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標(biāo)。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
SATA接口是新一代的硬盤串行接口標(biāo)準(zhǔn)，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢。SATA2．0是SATA的第二代標(biāo)準(zhǔn)，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達(dá)3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復(fù)用器、交錯啟動等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關(guān)注。由于在加密時需要實時處理大量的數(shù)據(jù)，所以對硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來進(jìn)行設(shè)計和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對系統(tǒng)設(shè)計中各個層次中涉及的關(guān)鍵問題進(jìn)行了闡述。其次，本論文對ATA協(xié)議和命令進(jìn)行了詳細(xì)的解釋和分析，并針對設(shè)計中涉及的命令和對其做出的修改進(jìn)行了說明。接著，本論文對SATA2．0加解密控制芯片的系統(tǒng)設(shè)計進(jìn)行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計中的難點問題并給出解決問題的方法。然后，對系統(tǒng)數(shù)據(jù)通路的各個模塊的設(shè)計和實現(xiàn)進(jìn)行詳盡的闡述，并給出各個模塊的驗證結(jié)果。最后，本文簡要的介紹了驗證平臺搭建和測試環(huán)境、測試方法等問題，并分析測試結(jié)果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進(jìn)行測試，目前工作正常，性能良好，已經(jīng)達(dá)到項目性能指標(biāo)要求。本論文在SATA加解密控制芯片設(shè)計與實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設(shè)計方法，實現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進(jìn)行設(shè)計，可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進(jìn)一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進(jìn)行仿真設(shè)計。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號處理機(jī)為設(shè)計平臺，在其中的一塊信號處理板上，進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進(jìn)行程序設(shè)計和功能、時序的仿真，當(dāng)仿真驗證通過之后，重點是在硬件平臺上進(jìn)行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進(jìn)行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
