EDA的工具介紹(WORD檔)<沒有解壓縮密碼>
標簽： WORD EDA lt gt
上傳時間： 2013-12-25
上傳用戶：tedo811
全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
標簽： TEST_BENCH VHDL_CODE 全加器
上傳時間： 2013-12-22
上傳用戶：hongmo
每對節點間最短路徑 Floyd-Warshall 算法 D[i,j]表示從i到j的最短距離； P[i,j]表示從i到j的最短路徑上j 的父節點
標簽： Floyd-Warshall 節點 最短路徑 算法
上傳時間： 2013-11-29
上傳用戶：來茴
8051 Serial Port Routines by Kevin W. Clark
標簽： W. Routines Serial Kevin
上傳時間： 2013-12-17
上傳用戶：498732662
設計VHDL24小時的時鐘，去除了按鍵彈跳現象
標簽： VHDL 24
上傳時間： 2013-12-23
上傳用戶：hzy5825468
以lorenz吸引子為例說明四階定步長Runge-Kutta算法 詳情見程序說明
標簽： Runge-Kutta lorenz 算法 程序
上傳時間： 2014-01-21
上傳用戶：zhenyushaw
1、說明： 本書中所有的常用數值算法子過程按書中的章數分別放在以C開頭的子目錄中。 所有這些為驗證上述子過程而編的驗證過程按書中的章數分別放在以D開頭的子目錄中。 所有為驗證過程而做的工程，按書中的章數分別放在以V開頭的子目錄中。 2、使用： 1）最簡單的做法是若D盤有大于50M的空間，讀者只須將光盤上的子目錄“DELPHI_SHU”
標簽： 子過程 分 目錄 數值算法
上傳時間： 2015-05-22
上傳用戶：sy_jiadeyi
水子水印matlab文件，希望有用，共同努力
標簽： matlab 水印
上傳時間： 2013-12-24
上傳用戶：jiahao131
Oracle9iデータベース物理設計方針表領域編
標簽： Oracle9i 物理
上傳時間： 2015-05-23
上傳用戶：liansi
PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: 為確保產品之製造性, R&D在設計階段必須遵循Layout相關規範, 以利製造單位能順利生產, 確保產品良率, 降低因設計而重工之浪費.
標簽： Layout 1.70 Rule PCB
上傳用戶：it男一枚
蟲蟲下載站版權所有 京ICP備2021023401號-1
