當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過(guò)嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本人通過(guò)查閱大量的技術(shù)資料，分析了集成電路在國(guó)內(nèi)外發(fā)展的最新動(dòng)態(tài)，提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對(duì)FPGA開(kāi)發(fā)所具備的基本知識(shí)作了簡(jiǎn)要介紹。文中對(duì)GPIB總線進(jìn)行了簡(jiǎn)單的描述，根據(jù)芯片設(shè)計(jì)的主要思想，重點(diǎn)在于論述怎樣用FPGA來(lái)實(shí)現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí)，對(duì)數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說(shuō)明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想，用VerilogHDL語(yǔ)言完成各模塊功能描述，通過(guò)Synplifv軟件的綜合，用Modelsim對(duì)設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類似畫(huà)電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì)，并用EDA工具下載到了FPGA上。 為了更好地驗(yàn)證設(shè)計(jì)思想，借助EDA工具對(duì)GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后，本文對(duì)基于FPGA的GPIB控制器的IP核設(shè)計(jì)過(guò)程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢(shì)，指出了開(kāi)展進(jìn)一步研究需要做的工作。
上傳時(shí)間： 2013-04-24
上傳用戶：rockjablew
基于ISD4004芯片的語(yǔ)音錄放設(shè)計(jì),內(nèi)含詳細(xì)說(shuō)明，程序代碼。
標(biāo)簽： 4004 ISD 芯片 語(yǔ)音錄放
上傳時(shí)間： 2013-06-29
上傳用戶：hakim
為了滿足外圍設(shè)備之間、外圍設(shè)備與主機(jī)之間高速數(shù)據(jù)傳輸，Intel公司于1991年提出PCI(Peripheral Component Interconnect)總線的概念，即周邊器件互連。因?yàn)镻CI總線具有極高的數(shù)據(jù)傳輸率，所以在數(shù)字圖形、圖像和語(yǔ)音處理以及高速數(shù)據(jù)采集和處理等方面得到了廣泛的應(yīng)用。 本論文首先對(duì)PCI總線協(xié)議做了比較深刻的分析，從設(shè)計(jì)要求和PCI總線規(guī)范入手，采用TOP-DOWN設(shè)計(jì)方法完成了PCI總線接口從設(shè)備控制器FPGA設(shè)計(jì)的功能定義：包括功能規(guī)范、性能要求、系統(tǒng)環(huán)境、接口定義和功能描述。其次從簡(jiǎn)化設(shè)計(jì)、方便布局的角度考慮，完成了系統(tǒng)的模塊劃分。并結(jié)合設(shè)計(jì)利用SDRAM控制器來(lái)驗(yàn)證PCI接口電路的性能。 然后通過(guò)PCI總線接口控制器的仿真、綜合及硬件驗(yàn)證的描述介紹了用于FPGA功能驗(yàn)證的硬件電路系統(tǒng)的設(shè)計(jì)，驗(yàn)證系統(tǒng)方案的選擇，并描述了PCI總線接口控制器的布局布線結(jié)果以及硬件驗(yàn)證的電路設(shè)計(jì)和調(diào)試方法。通過(guò)編寫(xiě)測(cè)試激勵(lì)程序完成了功能仿真，以及布局布線后的時(shí)序仿真，并設(shè)計(jì)了PCB實(shí)驗(yàn)板進(jìn)行測(cè)試，證明所實(shí)現(xiàn)的PCI接口控制器完成了要求的功能。 最后，介紹了利用驅(qū)動(dòng)程序開(kāi)發(fā)工具DDK軟件進(jìn)行軟件設(shè)計(jì)與開(kāi)發(fā)的過(guò)程。完成系統(tǒng)設(shè)計(jì)及模塊劃分后，使用硬件描述語(yǔ)言(VHDL)描述系統(tǒng)，并驗(yàn)證設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-07-15
上傳用戶：1134473521
隨著電力電子變流技術(shù)的不斷發(fā)展，各種先進(jìn)的控制技術(shù)層出不窮。控制器也從過(guò)去的模擬電路時(shí)代逐漸進(jìn)入到全數(shù)字控制時(shí)代。但是MCU/DSP等通用控制器本身串行程序流工作模式的限制，在實(shí)現(xiàn)復(fù)雜算法時(shí)往往難以滿足系統(tǒng)要求的快速性與實(shí)時(shí)性的要求，F(xiàn)PGA的出現(xiàn)為解決這個(gè)問(wèn)題提供了一個(gè)新的方向。 本文首先對(duì)三相PWM整流器系統(tǒng)進(jìn)行了研究。在查閱大量國(guó)內(nèi)外文獻(xiàn)資料的基礎(chǔ)上，對(duì)整流器及其控制器的國(guó)內(nèi)外發(fā)展現(xiàn)狀及研究趨勢(shì)做了詳細(xì)的研究，并對(duì)課題研究的意義有了更深入的認(rèn)識(shí)。接下來(lái)對(duì)三相電壓型整流器的拓?fù)浣Y(jié)構(gòu)、數(shù)學(xué)模型、整流器的控制技術(shù)進(jìn)行了分析。文中所采用的滯環(huán)電流控制算法具有結(jié)構(gòu)簡(jiǎn)單，電流響應(yīng)速度快，不依賴系統(tǒng)參數(shù)，系統(tǒng)魯棒性好的特點(diǎn)。運(yùn)用matlab仿真軟件，對(duì)該控制方法進(jìn)行了仿真。然后對(duì)FPGA的發(fā)展歷程、應(yīng)用、分類、開(kāi)發(fā)工具、語(yǔ)言等內(nèi)容進(jìn)行了介紹。最后對(duì)滯環(huán)控制算法進(jìn)行了模塊劃分，將其劃分為PI算法模塊，限幅與指令電流生成模塊，滯環(huán)比較模塊，PWM脈沖生成及死區(qū)保護(hù)模塊，AD控制及數(shù)據(jù)儲(chǔ)存模塊，并在Quartus II軟件環(huán)境下，使用VHDL語(yǔ)言通過(guò)編程實(shí)現(xiàn)模塊化設(shè)計(jì)。實(shí)踐證明，采用FPGA來(lái)實(shí)現(xiàn)PWM整流器控制算法是可行的。
上傳時(shí)間： 2013-04-24
上傳用戶：Ruzzcoy
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對(duì)高沉浸感的虛擬現(xiàn)實(shí)場(chǎng)景提出了更高的要求，這種虛擬顯示的場(chǎng)景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場(chǎng)景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會(huì)發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過(guò)程中的幾何校正和邊緣融合技術(shù)。 一個(gè)大場(chǎng)景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無(wú)縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時(shí)采集圖形服務(wù)器，或者PC的圖像信號(hào)，通過(guò)圖像處理模塊對(duì)圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號(hào)的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語(yǔ)言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊，用于上電時(shí)對(duì)系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞，并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過(guò)程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：1047385479
在航空航天，遙感測(cè)量，安全防衛(wèi)以及家用影視娛樂(lè)等領(lǐng)域，要求能及時(shí)保存高清晰度的視頻信號(hào)供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計(jì)思路，提出了可行的系統(tǒng)設(shè)計(jì)方案?；贖.264的高清視頻編碼系統(tǒng)對(duì)處理器的要求非常高，一般的DSP和通用處理器難以達(dá)到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實(shí)時(shí)編解碼分辨率達(dá)到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點(diǎn)。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負(fù)責(zé)視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機(jī)交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實(shí)現(xiàn)了高清視頻的輸入，實(shí)時(shí)編碼和碼流存儲(chǔ)輸出等功能于一體，能夠編碼1080p的高清視頻并存儲(chǔ)在硬盤(pán)中。系統(tǒng)開(kāi)發(fā)的工作難點(diǎn)在于FPGA的程序設(shè)計(jì)與調(diào)試工作。其次，詳細(xì)介紹了FPGA在系統(tǒng)中的功能實(shí)現(xiàn)，使用的方法和程序設(shè)計(jì)。使用VHDL語(yǔ)言編程實(shí)現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內(nèi)置的M4K快速存儲(chǔ)單元實(shí)現(xiàn)128K的命令存儲(chǔ)ROM，并對(duì)設(shè)計(jì)元件模塊化，方便今后的功能擴(kuò)展。編程實(shí)現(xiàn)了PIO模式的硬盤(pán)讀寫(xiě)和SDRAM接口控制功能，實(shí)現(xiàn)高速的數(shù)據(jù)存儲(chǔ)功能。利用時(shí)序狀態(tài)機(jī)編程實(shí)現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對(duì)設(shè)計(jì)思路，調(diào)試結(jié)果和FPGA資源使用情況進(jìn)行分析。著重介紹設(shè)計(jì)中用到的最新芯片及其工作方式，分析設(shè)計(jì)過(guò)程中使用的最新技術(shù)和方法。有很強(qiáng)的實(shí)用價(jià)值。最后，論文對(duì)系統(tǒng)就不同的使用情況提出了可供改進(jìn)的方案，并對(duì)與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。
標(biāo)簽： 高清視頻 編解碼 系統(tǒng)控制 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-26
上傳用戶：shanml
隨著紅外探測(cè)技術(shù)和超大規(guī)模專用集成電路的發(fā)展，實(shí)時(shí)紅外成像系統(tǒng)得到了越來(lái)越廣泛的應(yīng)用。如何針對(duì)紅外圖像的特性對(duì)紅外圖像進(jìn)行實(shí)時(shí)處理，得到能真實(shí)反映探測(cè)場(chǎng)景、適合觀察分析的紅外圖像是目前紅外成像技術(shù)的研究熱點(diǎn)。針對(duì)紅外圖像在被采集后立即進(jìn)行預(yù)處理，簡(jiǎn)化后級(jí)數(shù)字信號(hào)處理單元的繁重任務(wù)，在紅外成像技術(shù)中具有重要意義。本論文主要工作如下： (1)對(duì)紅外成像的原理、紅外圖像的形成過(guò)程、紅外圖像的特征以及紅外圖像與可見(jiàn)光圖像的區(qū)別進(jìn)行了闡述。 (2)簡(jiǎn)要介紹了頻域中圖像的增強(qiáng)算法，以及圖像的灰度變換原理。 (3)通過(guò)對(duì)時(shí)域中各種算法的分析對(duì)比，以及時(shí)域處理與頻域處理的對(duì)比，選擇數(shù)種適合紅外圖像預(yù)處理的算法進(jìn)行硬件實(shí)現(xiàn)，然后再根據(jù)硬件實(shí)現(xiàn)的難易程度和算法對(duì)硬件資源的占用率，以及最終對(duì)圖像的處理效果，選擇一種最佳的平滑和銳化方法。 (4)針對(duì)FPGA的特點(diǎn)，采用了模塊化結(jié)構(gòu)設(shè)計(jì)，方便構(gòu)成并行運(yùn)算，充分體現(xiàn)了實(shí)時(shí)處理的要求。 (5)分析了紅外圖像灰度變換的硬件構(gòu)成，實(shí)現(xiàn)了對(duì)紅外圖像的直方圖統(tǒng)計(jì)。 (6)闡述了I2C總線標(biāo)準(zhǔn)，使用I2C總線對(duì)SAA7115視頻圖像處理芯片的控制，對(duì)模擬的紅外圖像采集、量化成數(shù)字圖像信號(hào)；由于采用SDRAM進(jìn)行數(shù)據(jù)的存儲(chǔ)，所以針對(duì)數(shù)據(jù)的存儲(chǔ)及讀取方式設(shè)計(jì)了SDRAM存儲(chǔ)器的控制器，將量化后的數(shù)據(jù)存儲(chǔ)到SDRAM存儲(chǔ)器。 (7)詳細(xì)闡述了圖像頻域處理的硬件實(shí)現(xiàn)方法，并特別說(shuō)明了DFT的FPGA硬件構(gòu)成方法及這種方法與DSP處理器構(gòu)成方法的區(qū)別。然后針對(duì)整個(gè)系統(tǒng)的時(shí)序構(gòu)成及時(shí)序要求，采用了PLL核構(gòu)成了系統(tǒng)的時(shí)序部分，并對(duì)系統(tǒng)進(jìn)行了優(yōu)化，以提高運(yùn)行速度及減少資源占用率。
上傳時(shí)間： 2013-07-12
上傳用戶：頂?shù)弥?/p>
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專用集成電路實(shí)現(xiàn)。但是這類芯片一般包含許多輔助模塊，而時(shí)常不需要使用完整的UART的功能和輔助功能，或者當(dāng)在FPGA上設(shè)計(jì)時(shí)，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍(lán)牙主機(jī)控制器接口則是實(shí)現(xiàn)主機(jī)設(shè)備與藍(lán)牙模塊之間互操作的控制部件。當(dāng)在使用藍(lán)牙設(shè)備的時(shí)候尤其是在監(jiān)控場(chǎng)所，接口控制器在控制數(shù)據(jù)與計(jì)算機(jī)的傳輸上就起了至關(guān)重要的作用。 論文針對(duì)信息技術(shù)的發(fā)展和開(kāi)發(fā)過(guò)程中的實(shí)際需要，設(shè)計(jì)了一個(gè)藍(lán)牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨(dú)使用，也可集成到系統(tǒng)芯片中，并且整個(gè)設(shè)計(jì)緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價(jià)值。 本設(shè)計(jì)采用TOP-DOWN設(shè)計(jì)方法，整體上分為UART接口和藍(lán)牙主機(jī)控制器接口兩部分。首先根據(jù)UART和藍(lán)牙主機(jī)控制器接口的實(shí)現(xiàn)原理和設(shè)計(jì)指標(biāo)要求進(jìn)行系統(tǒng)設(shè)計(jì)，對(duì)系統(tǒng)劃分模塊以及各個(gè)模塊的信號(hào)連接；然后進(jìn)行模塊設(shè)計(jì)，設(shè)計(jì)出每個(gè)模塊的功能，并用VHDL語(yǔ)言編寫(xiě)代碼來(lái)實(shí)現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對(duì)各模塊進(jìn)行功能仿真和時(shí)序仿真；最后進(jìn)行硬件驗(yàn)證，在Virtex-II開(kāi)發(fā)板上對(duì)系統(tǒng)進(jìn)行功能驗(yàn)證。實(shí)現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗(yàn)證了結(jié)果，表明設(shè)計(jì)正確，功能良好，符合設(shè)計(jì)要求。
標(biāo)簽： HCIUART FPGA 藍(lán)牙 控制
上傳時(shí)間： 2013-04-24
上傳用戶：tianyi223
隨著科學(xué)技術(shù)的不斷發(fā)展，視頻圖像處理的應(yīng)用越來(lái)越廣泛，各種圖像處理算法日趨成熟，相關(guān)的硬件技術(shù)更是不斷推陳出新?，F(xiàn)代大規(guī)模集成電路VLSI技術(shù)的迅猛發(fā)展為視頻圖像處理技術(shù)提供了硬件基礎(chǔ)。其中，現(xiàn)場(chǎng)可編程門(mén)陣列FPGA用于嵌入式視頻圖像處理有其獨(dú)特優(yōu)勢(shì)。FPGA高性能、高集成度、低功耗的特點(diǎn)不僅使其具備高速CPU的性能，而且其可編程性使得設(shè)計(jì)者可以方便的通過(guò)對(duì)邏輯結(jié)構(gòu)的修改和配置，完成對(duì)系統(tǒng)的升級(jí)。 本文根據(jù)FPGA的并行處理特點(diǎn)，以及其在實(shí)時(shí)圖像處理方面的優(yōu)勢(shì)，進(jìn)行了基于FPGA的全景圖像處理系統(tǒng)的設(shè)計(jì)。在設(shè)計(jì)過(guò)程中，廣泛查閱了相關(guān)資料，通過(guò)分析系統(tǒng)的功能，進(jìn)行具體器件的選型，最后確定紅色颶風(fēng)Ⅱ代開(kāi)發(fā)板及其擴(kuò)展板作為本系統(tǒng)的硬件開(kāi)發(fā)平臺(tái)。然后通過(guò)編寫(xiě)相應(yīng)的驅(qū)動(dòng)程序(I2C總線控制器、SDRAM控制器)，應(yīng)用程序(視頻數(shù)據(jù)接收與存儲(chǔ)邏輯模塊)，實(shí)現(xiàn)系統(tǒng)圖像采集、存儲(chǔ)的功能。本文的所有邏輯模塊均采用Verilog HDL語(yǔ)言進(jìn)行描述設(shè)計(jì)。 本文最后對(duì)系統(tǒng)進(jìn)行了調(diào)試。經(jīng)實(shí)驗(yàn)驗(yàn)證，系統(tǒng)達(dá)到了圖像實(shí)時(shí)采集、存儲(chǔ)的功能，能進(jìn)行正確可靠的工作。該系統(tǒng)為后續(xù)的圖像處理打下了堅(jiān)實(shí)的基礎(chǔ)，同時(shí)整個(gè)系統(tǒng)的邏輯模塊資源消耗只占FPGA(EP1C12)的百分之幾，剩余資源還可以來(lái)用作一些硬件算法。
標(biāo)簽： FPGA 全景圖像 處理系統(tǒng)
上傳時(shí)間： 2013-07-02
上傳用戶：lh25584
《計(jì)算機(jī)組成原理》是計(jì)算機(jī)系的一門(mén)核心課程。但是它涉及的知識(shí)面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲(chǔ)系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時(shí)，普遍覺(jué)得內(nèi)容抽象難于理解。但借助于該計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)，學(xué)生通過(guò)實(shí)驗(yàn)環(huán)節(jié)，可以進(jìn)一步融會(huì)貫通學(xué)習(xí)內(nèi)容，掌握計(jì)算機(jī)各模塊的工作原理，相互關(guān)系的來(lái)龍去脈。 為了增強(qiáng)實(shí)驗(yàn)系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實(shí)驗(yàn)成本，我們采用FPGA芯片技術(shù)來(lái)徹底更新現(xiàn)有的計(jì)算器組成原理實(shí)驗(yàn)平臺(tái)。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語(yǔ)言所編寫(xiě)出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計(jì)概念，使實(shí)驗(yàn)系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進(jìn)和擴(kuò)充變得十分簡(jiǎn)易和方便，而且使學(xué)生自己設(shè)計(jì)不同的實(shí)驗(yàn)變?yōu)榭赡堋Ｓ?jì)算機(jī)組成原理實(shí)驗(yàn)的最終目的是讓學(xué)生能夠設(shè)計(jì)CPU，但首先，學(xué)生必須知道CPU的各個(gè)功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計(jì)出一個(gè)教學(xué)用的以FPGA芯片為核心的硬件平臺(tái)，然后在此基礎(chǔ)上開(kāi)發(fā)出VHDL部件庫(kù)及主要邏輯功能，并設(shè)計(jì)出一套實(shí)驗(yàn)。 本文重點(diǎn)研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標(biāo)準(zhǔn)化和硬件描述能力，現(xiàn)代CPU的主要功能如計(jì)算，存儲(chǔ)，I/O操作等均可由VHDL來(lái)實(shí)現(xiàn)。同時(shí)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容，包括時(shí)序電路的組成及控制原理實(shí)驗(yàn)、八位運(yùn)算器的組成及復(fù)合運(yùn)算實(shí)驗(yàn)、存儲(chǔ)器實(shí)驗(yàn)、數(shù)據(jù)通路實(shí)驗(yàn)、浮點(diǎn)運(yùn)算器實(shí)驗(yàn)、多流水線處理器實(shí)驗(yàn)等，這些實(shí)驗(yàn)形成一個(gè)相互關(guān)聯(lián)的系統(tǒng)。每個(gè)實(shí)驗(yàn)先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實(shí)驗(yàn)實(shí)際上是編寫(xiě)VHDL，不需要寫(xiě)得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺(tái)，這樣既不會(huì)讓學(xué)生花太多的時(shí)間在畫(huà)電路圖上，又能讓學(xué)生更好的理解每個(gè)部件的工作原理和工作過(guò)程。 論文首先研究分析了FPGA硬件實(shí)驗(yàn)平臺(tái)，即實(shí)驗(yàn)系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實(shí)驗(yàn)要求，規(guī)劃不同實(shí)驗(yàn)控制邏輯。用戶可選擇不同的實(shí)驗(yàn)邏輯，通過(guò)把實(shí)驗(yàn)邏輯下載到FPGA芯片中構(gòu)成自己的實(shí)驗(yàn)平臺(tái)。 其次，論文詳細(xì)的闡述了VHDL模塊化設(shè)計(jì)，如何運(yùn)用VHDL技術(shù)來(lái)依次實(shí)現(xiàn)CPU的各個(gè)功能部件。VHDL語(yǔ)言作為一種國(guó)際標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，自1987年獲得IEEE批準(zhǔn)以來(lái)，經(jīng)過(guò)了1993年和2001年兩次修改，至今已被眾多的國(guó)際知名電子設(shè)計(jì)自動(dòng)化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計(jì)工具一起廣泛地進(jìn)入了數(shù)字系統(tǒng)設(shè)計(jì)與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計(jì)技術(shù)。再次，論文針對(duì)實(shí)驗(yàn)平臺(tái)中遇到的較為棘手的多流水線等問(wèn)題，也進(jìn)行了深入的闡述和剖析。學(xué)生需要什么樣的實(shí)驗(yàn)條件，實(shí)驗(yàn)內(nèi)容及步驟才能了解當(dāng)今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計(jì)，運(yùn)行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識(shí)或技能，因?yàn)閷?shí)驗(yàn)是在編寫(xiě)VHDL代碼的前提下完成的。 本文在基于實(shí)驗(yàn)室的環(huán)境下，基本上較為完整的實(shí)現(xiàn)了一個(gè)基于FPGA的實(shí)驗(yàn)平臺(tái)方案。在此基礎(chǔ)上，進(jìn)行了部分功能的測(cè)試和部分性能方面的分析。本論文的研究，為FPGA在實(shí)際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對(duì)FPGA與VHDL標(biāo)準(zhǔn)的進(jìn)一步發(fā)展具有重要的理論和現(xiàn)實(shí)意義。
標(biāo)簽： 計(jì)算機(jī)組成 實(shí)驗(yàn)
上傳時(shí)間： 2013-04-24
上傳用戶：小強(qiáng)mmmm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
