DSP2812（176PIN）功能與引腳
上傳時間： 2018-08-08
上傳用戶：joeygm
基于ATMega328P MCU（Arduino）以及無線電模塊設計的電池供電的多傳感器源碼基于ATMega328P MCU（Arduino）以及無線電模塊設計的電池供電的多傳感器源碼
上傳時間： 2022-01-17
上傳用戶：
第41講 Tcl在Vivado中的應用（7）：非工程模式下的設計流程管理第40講 Tcl在Vivado中的應用（6）：工程模式下的設計流程管理第39講 Tcl在Vivado中的應用（5）：使用Xilinx Tcl Store第38講 Tcl在Vivado中的應用（4）：嵌入自定義Tcl命令第37講 Tcl在Vivado中的應用（3）：使用Hook Script第36講 Tcl在Vivado中的應用（2）：定制報告第35講 Tcl在Vivado中的應用（1）：編輯網(wǎng)表第34講 利用Vivado IP Integrator進行設計開發(fā)第33講 功耗估計和優(yōu)化第32講 UltraFast設計方法學（11）：時序收斂之10個時序收斂技巧第31講 UltraFast設計方法學（10）：時序收斂之時序約束基本準則第30講 UltraFast設計方法學（9）：理解實現(xiàn)策略第29講 UltraFast設計方法學（8）：在Vivado中使用設計規(guī)則檢查第28講 UltraFast設計方法學（7）：如何管理IP約束第27講 UltraFast設計方法學（6）：定義時鐘分組第26講 UltraFast設計方法學（5）：時序約束第25講 UltraFast設計方法學（4）：RTL代碼風格（2）第24講 UltraFast設計方法學（3）：RTL代碼風格（1）第23講 UltraFast設計方法學（2）：時鐘第22講 UltraFast設計方法學（1）：初識UltraFast第21講 綜合后的設計分析（2）：時序分析第20講 綜合后的設計分析（1）：資源與扇出分析第19講 約束的優(yōu)先級第18講 設置偽路徑第17講 設置多周期路徑約束第16講 虛擬時鐘第15講 設置輸出延時約束第14講 設置輸入延時約束第13講 創(chuàng)建基本時鐘周期約束第12講 時序分析中的基本概念和術語第11講 與Vivado設計流程相關的一些技巧第10講 輸入/輸出和時鐘規(guī)劃第9講 編程與調試第8講 Vivado里最常用的5個Tcl命令第7講 增量實現(xiàn)第6講 實現(xiàn)第5講 綜合的基本設置和綜合屬性第4講 基于ModelSim的邏輯仿真（DEMO工程文件與第三講一致！）第3講 基于XSim的邏輯仿真第2講 用三個DEMO講解如何在設計中使用IP
標簽： vivado
上傳時間： 2022-06-13
上傳用戶：jason_vip1
51單片機（STC15F2K60S2）多功能智能電子時鐘制作
上傳時間： 2022-07-03
上傳用戶：zhaiyawei
關于PCB封裝的資料收集整理. 大的來說,元件有插裝和貼裝.零件封裝是指實際零件焊接到電路板時所指示的外觀和焊點的位置。是純粹的空間概念.因此不同的元件可共用同一零件封裝，同種元件也可有不同的零件封裝。像電阻，有傳統(tǒng)的針插式，這種元件體積較大，電路板必須鉆孔才能安置元件，完成鉆孔后，插入元件，再過錫爐或噴錫（也可手焊），成本較高，較新的設計都是采用體積小的表面貼片式元件（SMD）這種元件不必鉆孔，用鋼膜將半熔狀錫膏倒入電路板，再把SMD 元件放上，即可焊接在電路板上了。晶體管是我們常用的的元件之一，在DEVICE。LIB庫中，簡簡單單的只有NPN與PNP之分，但實際上，如果它是NPN的2N3055那它有可能是鐵殼子的TO—3，如果它是NPN的2N3054，則有可能是鐵殼的TO-66或TO-5，而學用的CS9013，有TO-92A，TO-92B，還有TO-5，TO-46，TO-52等等，千變?nèi)f化。還有一個就是電阻，在DEVICE 庫中，它也是簡單地把它們稱為RES1 和RES2，不管它是100Ω 還是470KΩ都一樣，對電路板而言，它與歐姆數(shù)根本不相關，完全是按該電阻的功率數(shù)來決定的我們選用的1/4W 和甚至1/2W 的電阻，都可以用AXIAL0.3 元件封裝，而功率數(shù)大一點的話，可用AXIAL0.4,AXIAL0.5等等。現(xiàn)將常用的元件封裝整理如下：電阻類及無極性雙端元件：AXIAL0.3-AXIAL1.0無極性電容：RAD0.1-RAD0.4有極性電容：RB.2/.4-RB.5/1.0二極管：DIODE0.4及DIODE0.7石英晶體振蕩器：XTAL1晶體管、FET、UJT：TO-xxx(TO-3,TO-5)可變電阻（POT1、POT2）：VR1-VR5這些常用的元件封裝，大家最好能把它背下來，這些元件封裝，大家可以把它拆分成兩部分來記如電阻AXIAL0.3 可拆成AXIAL 和0.3，AXIAL 翻譯成中文就是軸狀的，0.3 則是該電阻在印刷電路板上的焊盤間的距離也就是300mil（因為在電機領域里，是以英制單位為主的。同樣的，對于無極性的電容，RAD0.1-RAD0.4也是一樣；對有極性的電容如電解電容，其封裝為RB.2/.4，RB.3/.6 等，其中“.2”為焊盤間距，“.4”為電容圓筒的外徑。對于晶體管，那就直接看它的外形及功率，大功率的晶體管，就用TO—3，中功率的晶體管，如果是扁平的，就用TO-220，如果是金屬殼的，就用TO-66，小功率的晶體管，就用TO-5，TO-46，TO-92A等都可以，反正它的管腳也長，彎一下也可以。對于常用的集成IC電路，有DIPxx，就是雙列直插的元件封裝，DIP8就是雙排，每排有4個引腳，兩排間距離是300mil,焊盤間的距離是100mil。SIPxx 就是單排的封裝。等等。值得我們注意的是晶體管與可變電阻，它們的包裝才是最令人頭痛的，同樣的包裝，其管腳可不一定一樣。例如，對于TO-92B之類的包裝，通常是1 腳為E（發(fā)射極），而2 腳有可能是B 極（基極），也可能是C（集電極）；同樣的，3腳有可能是C，也有可能是B，具體是那個，只有拿到了元件才能確定。因此，電路軟件不敢硬性定義焊盤名稱（管腳名稱），同樣的，場效應管，MOS 管也可以用跟晶體管一樣的封裝，它可以通用于三個引腳的元件。Q1-B，在PCB 里，加載這種網(wǎng)絡表的時候，就會找不到節(jié)點（對不上）。在可變電阻
上傳時間： 2013-11-03
上傳用戶：daguogai
掌握先進微處理器芯片結構、微型計算機實現(xiàn)技術、計算機主板構成、各種接口技術原理及其應用編程方法；掌握匯編語言程序的編寫方法，尤其掌握接口訪問的方法。了解微機技術新的發(fā)展趨勢，系統(tǒng)科學地獲得分析問題和解決問題的訓練；提高分析和設計接口的能力。不僅要學習微機各種接口電路的原理與作用，熟悉PC系列機接口電路，而且還要掌握常用接口的設計與分析方法，學會使用匯編語言和C語言對接口進行編程，并具有一定的動手實驗能力和接口應用程序的編寫能力，為微機的深入應用和嵌入式系統(tǒng)SOC設計等的學習與實踐打下良好基礎。同時有興趣的同學自學Windows 2000/XP驅動程序的編寫方法。一定要下載和打印或復印電子講義，課堂上注意聽講并及時記錄教師課堂上補充的內(nèi)容，認真獨立完成作業(yè)，做好課程實驗和自修實驗、做好課前預習和課后復習。1）抓住IBM PC/XT機基本結構這條主線，分析其基本結構，掌握各接口電路及可編程接口芯片的應用。2）進一步擴展和延伸CPU—從8086~Core 2 Duo，從實模式~保護模式；匯編語言－CPU及接口直接控制，16位~32位匯編；總線—PCI，USB等； 中斷—從實模式下的中斷向量～保護模式下的中斷描述符；從傳統(tǒng)中斷～PCI中斷～串行中斷 芯片組—從中大規(guī)模集成電路(8237、8254、8255、8259等）~ 超大規(guī)模集成電路(82815EP、82801BA)。第1章—CPU與整機：CPU的信號與工作模式、PC結構第11章--軟件如何控制CPU和接口：指令系統(tǒng)和匯編編程（在教師講授重點的基礎上，通過預習、實驗與練習自學） 第2章--CPU如何與MEM或I/O設備通信：I/O接口與譯碼 第3章--總線如何工作：總線標準（PCI、USB） 第4章--I/O接口直接和MEM通信：DMA（8237，全自學） 第5章--I/O接口如何主動與CPU通信：中斷技術（8259） 第6章--I/O接口的定時與計數(shù)功能：（8254） 第7章--I/O接口的并行通信：8255與打印機接口標準 第8章--I/O接口的串行通信：串行通信協(xié)議與8250 第10章--I/O軟接口技術：保護模式存儲，WDM驅動程序編寫（全自學）
標簽： 現(xiàn)代微機原理 接口技術
上傳時間： 2014-01-21
上傳用戶：徐孺
可編程邏輯器件（PLD）是嵌入式工業(yè)設計的關鍵元器件。在工業(yè)設計中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數(shù)字信號處理器 （DSP）。 隨著系統(tǒng)復雜度的提高，F(xiàn)PGA還能夠集成整個芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應用中都具有以下優(yōu)點： 1. 設計集成——使用FPGA作為協(xié)處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發(fā)平臺的一片 FPGA中，使工業(yè)設計能夠適應協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統(tǒng)要求。 4. 過時保護——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設計和軟件開發(fā)、IP集成以及調試。
上傳時間： 2014-12-28
上傳用戶：rnsfing
可編程邏輯器件（PLD）是嵌入式工業(yè)設計的關鍵元器件。在工業(yè)設計中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數(shù)字信號處理器 （DSP）。 隨著系統(tǒng)復雜度的提高，F(xiàn)PGA還能夠集成整個芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應用中都具有以下優(yōu)點： 1. 設計集成——使用FPGA作為協(xié)處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發(fā)平臺的一片 FPGA中，使工業(yè)設計能夠適應協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統(tǒng)要求。 4. 過時保護——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設計和軟件開發(fā)、IP集成以及調試。
上傳時間： 2013-11-18
上傳用戶：tb_6877751
ART2005板是PC104總線兼容的光電隔離型A/D板。A/D分辨率為12Bit，通過率為100KHZ。 ART2005板上安裝有12Bit分辨率的A/D轉換器。為用戶提供了兩種模擬信號輸入方式：16路單端輸入或8路雙端輸入方式。硬件增益可選1～1000。 A/D轉換器模擬輸入信號范圍： ART2005（ADS7835）：±2.5V，±5V，±10V ART2005A（ADS7818）：0～5V， 0～10V ART2005板支持軟件查詢、中斷申請數(shù)據(jù)傳輸工作方式。 ART2005與ART2005A只是模擬輸入范圍和數(shù)據(jù)格式不同，其它完全相同。
標簽： 104 PC 數(shù)據(jù)采集卡
上傳時間： 2013-10-20
上傳用戶：fudong911
在無線通信中，存在著嚴重的多徑現(xiàn)象，能夠引起嚴重的ISI。判決反饋均衡器（DFE）是目前最常用的一種消除ISI的均衡器。本程序使用Matlab實現(xiàn)的QPSK下的DFE。
標簽： 無線通信
上傳時間： 2015-12-23
上傳用戶：ggwz258
