H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進(jìn)技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國(guó)際視頻編碼標(biāo)準(zhǔn)。 本文以實(shí)現(xiàn)D1格式的H.264/AVC實(shí)時(shí)編碼器為目標(biāo)，作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計(jì)，軟硬件劃分以及部分模塊的硬件算法設(shè)計(jì)與實(shí)現(xiàn)。通過(guò)對(duì)H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評(píng)估，算法特點(diǎn)的分析，同時(shí)考慮到編碼器系統(tǒng)的可伸縮性，可擴(kuò)展性，本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器，而FPGA作為協(xié)處理器，針對(duì)編碼器中最復(fù)雜耗時(shí)的模塊一運(yùn)動(dòng)估計(jì)模塊，設(shè)計(jì)相應(yīng)的硬件加速引擎，以提供編碼器所需要的實(shí)時(shí)性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動(dòng)補(bǔ)償混合編碼方案，其中一個(gè)主要的不同在于幀間預(yù)測(cè)采用了可變塊尺寸的運(yùn)動(dòng)估計(jì)，同時(shí)運(yùn)動(dòng)向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預(yù)測(cè)，可以改善運(yùn)動(dòng)補(bǔ)償精度，提高圖像質(zhì)量和編碼效率，但同時(shí)也大大增加了編碼器的復(fù)雜度，因此需要設(shè)計(jì)專門的硬件加速引擎。 本文給出了1/4像素精度的運(yùn)動(dòng)估計(jì)基于FPGA的硬件算法設(shè)計(jì)與實(shí)現(xiàn)，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計(jì)中，將多處理器技術(shù)和流水線技術(shù)相結(jié)合，提供高性能的并行計(jì)算能力，同時(shí)，采用合理的存儲(chǔ)器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量，滿足運(yùn)算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環(huán)境下建立測(cè)試平臺(tái)，完成了對(duì)整個(gè)設(shè)計(jì)的RTL級(jí)的仿真驗(yàn)證，并針對(duì)Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進(jìn)行優(yōu)化，從而使工作頻率最終達(dá)到134MHz，分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實(shí)時(shí)性要求。
標(biāo)簽： DSPFPGA H264 264 AVC
上傳時(shí)間： 2013-07-24
上傳用戶：sn2080395
本文介紹了單片機(jī)在鍋爐溫度控制上的應(yīng)用，主要是以87C51 單片機(jī)作為控制器核心，結(jié)合溫度傳感變送器、A/D 轉(zhuǎn)換器、LED 顯示器、D/A 轉(zhuǎn)換器，模擬多路開(kāi)關(guān)等，組成一個(gè)八通道的鍋爐溫度控
標(biāo)簽： 單片機(jī) 中的應(yīng)用 鍋爐 溫度控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：x4587
簡(jiǎn)介 探討了在PC機(jī)中用Visual Basic下的Microsoft Comm control控件與使用C51編程的MCS\ 51單片機(jī)之間的串行通信的方法,以及在VB中怎樣處理二進(jìn)制碼,并給出了演示程序和通信協(xié)議。
上傳時(shí)間： 2013-04-24
上傳用戶：18752787361
在航空航天，遙感測(cè)量，安全防衛(wèi)以及家用影視娛樂(lè)等領(lǐng)域，要求能及時(shí)保存高清晰度的視頻信號(hào)供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計(jì)思路，提出了可行的系統(tǒng)設(shè)計(jì)方案。基于H.264的高清視頻編碼系統(tǒng)對(duì)處理器的要求非常高，一般的DSP和通用處理器難以達(dá)到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實(shí)時(shí)編解碼分辨率達(dá)到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點(diǎn)。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負(fù)責(zé)視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機(jī)交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實(shí)現(xiàn)了高清視頻的輸入，實(shí)時(shí)編碼和碼流存儲(chǔ)輸出等功能于一體，能夠編碼1080p的高清視頻并存儲(chǔ)在硬盤中。系統(tǒng)開(kāi)發(fā)的工作難點(diǎn)在于FPGA的程序設(shè)計(jì)與調(diào)試工作。其次，詳細(xì)介紹了FPGA在系統(tǒng)中的功能實(shí)現(xiàn)，使用的方法和程序設(shè)計(jì)。使用VHDL語(yǔ)言編程實(shí)現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內(nèi)置的M4K快速存儲(chǔ)單元實(shí)現(xiàn)128K的命令存儲(chǔ)ROM，并對(duì)設(shè)計(jì)元件模塊化，方便今后的功能擴(kuò)展。編程實(shí)現(xiàn)了PIO模式的硬盤讀寫和SDRAM接口控制功能，實(shí)現(xiàn)高速的數(shù)據(jù)存儲(chǔ)功能。利用時(shí)序狀態(tài)機(jī)編程實(shí)現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對(duì)設(shè)計(jì)思路，調(diào)試結(jié)果和FPGA資源使用情況進(jìn)行分析。著重介紹設(shè)計(jì)中用到的最新芯片及其工作方式，分析設(shè)計(jì)過(guò)程中使用的最新技術(shù)和方法。有很強(qiáng)的實(shí)用價(jià)值。最后，論文對(duì)系統(tǒng)就不同的使用情況提出了可供改進(jìn)的方案，并對(duì)與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。
標(biāo)簽： 高清視頻 編解碼 系統(tǒng)控制 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-26
上傳用戶：shanml
隨著數(shù)字技術(shù)的高速發(fā)展，越來(lái)越多的針對(duì)數(shù)字視頻壓縮、傳送、顯示等的設(shè)備涌入市場(chǎng)。要從這些良莠不齊的產(chǎn)品中挑選出令人滿意的商品，一套良好的數(shù)字視頻測(cè)試設(shè)備就必不可少。然而，現(xiàn)階段大多數(shù)數(shù)字視頻信號(hào)源都存在不同的缺點(diǎn)，如測(cè)試圖像種類太少、沒(méi)有動(dòng)態(tài)測(cè)試源、缺乏專用測(cè)試信號(hào)等。為有效克服這些缺陷，作者設(shè)計(jì)并開(kāi)發(fā)了一套基于FPGA的數(shù)字視頻信號(hào)發(fā)生器。整個(gè)系統(tǒng)包括硬件平臺(tái)和圖像格式轉(zhuǎn)換軟件兩大部分。硬件平臺(tái)本身即為獨(dú)立的信號(hào)發(fā)生器，可以生成多種測(cè)試圖像。配備了圖像格式轉(zhuǎn)換軟件，就可以實(shí)現(xiàn)硬件平臺(tái)從PC機(jī)接收各種靜態(tài)測(cè)試圖像、動(dòng)態(tài)測(cè)試序列，不斷更新測(cè)試圖像庫(kù)。整個(gè)系統(tǒng)具有良好的硬件體系結(jié)構(gòu)、便捷的輸入接口，穩(wěn)定的信號(hào)輸出，同時(shí)操作靈活、方便，易于升級(jí)更新。 在系統(tǒng)的開(kāi)發(fā)過(guò)程中，使用了多種硬件、軟件開(kāi)發(fā)工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于軟硬件調(diào)試均由同一人完成，因此整個(gè)系統(tǒng)具備良好的統(tǒng)一性和兼容性。 另外，作者還研究并設(shè)計(jì)了一種針對(duì)H.264編解碼器壓縮損傷的測(cè)試信號(hào)。評(píng)估一個(gè)編碼器的性能可采用主觀評(píng)價(jià)或客觀評(píng)價(jià)兩種方法。其中主觀評(píng)價(jià)最為直接、有效。本文在依托主觀評(píng)價(jià)方法的基礎(chǔ)上，結(jié)合客觀參數(shù)的指導(dǎo)性，研究并設(shè)計(jì)一種通過(guò)人眼就可以方便的觀測(cè)到實(shí)際存在的壓縮損傷的測(cè)試信號(hào)，以達(dá)到直接對(duì)編解碼器性能進(jìn)行比較的目的。
標(biāo)簽： FPGA 數(shù)字視頻 信號(hào)發(fā)生器
上傳時(shí)間： 2013-07-19
上傳用戶：cxl274287265
目前的國(guó)內(nèi)的CCD高清攝相頭能夠輸出一組視頻信號(hào)和數(shù)字圖像信號(hào)，雖然視頻信號(hào)能夠直接在監(jiān)視器顯示，但是輸出的數(shù)字圖像信號(hào)占用存儲(chǔ)空間太大，不便于進(jìn)行傳輸。本文設(shè)計(jì)了一種基于FPGA的數(shù)字圖像壓縮卡。 在過(guò)去的十幾年中，國(guó)際標(biāo)準(zhǔn)化組織制訂了一系列的國(guó)際視頻編碼標(biāo)準(zhǔn)并廣泛應(yīng)用到各種領(lǐng)域。It.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進(jìn)技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國(guó)際視頻編碼標(biāo)準(zhǔn)。 新發(fā)展的H．264/AVC比原有的視頻編碼標(biāo)準(zhǔn)大幅度提高了編碼效率，但其運(yùn)算復(fù)雜度也大大增加，本文簡(jiǎn)要分析了H．264/AVC的復(fù)雜度及其優(yōu)化的途徑，給出了主要模塊的優(yōu)化算法實(shí)驗(yàn)結(jié)果。 H．264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動(dòng)補(bǔ)償混合編碼方案，主要不同有：增強(qiáng)的運(yùn)動(dòng)預(yù)測(cè)能力，準(zhǔn)確匹配的較小塊變換，自適應(yīng)環(huán)內(nèi)濾波器，增強(qiáng)的熵編碼。測(cè)試結(jié)果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時(shí)，增加了一個(gè)數(shù)量級(jí)的復(fù)雜度。實(shí)際中恰當(dāng)?shù)厥褂肏．264/AVC編碼工具可以較低的實(shí)現(xiàn)復(fù)雜度得到與復(fù)雜配置相當(dāng)?shù)木幋a效率。故實(shí)際編碼系統(tǒng)開(kāi)發(fā)需要在運(yùn)算復(fù)雜性和編碼效率之間進(jìn)行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復(fù)雜度，也成倍增加算法的復(fù)雜度。針對(duì)它們的作用和實(shí)現(xiàn)方法的不同，可采用不同的硬件實(shí)現(xiàn)方法。本文基于上述思路進(jìn)行優(yōu)化，具體的工作包括：針對(duì)去塊濾波的復(fù)雜性，本文提出一種適合硬件實(shí)現(xiàn)的算法，使其在節(jié)省了資源的同時(shí)，很好的達(dá)到了標(biāo)準(zhǔn)所定義的性能。針對(duì)變換量化的復(fù)雜性，本文提出一種既滿足整體的硬件流水結(jié)構(gòu)，又極大的降低了硬件資源的實(shí)現(xiàn)方法。針對(duì)碼率控制的實(shí)現(xiàn)，本文提出了一種有別于傳統(tǒng)實(shí)現(xiàn)方式的算法，在保證實(shí)時(shí)性的同時(shí)，極大的提高了編碼器的性能。本文基于上述算法還進(jìn)行Baseline Profile編碼器的研究，給出了一種實(shí)時(shí)編碼器結(jié)構(gòu)，實(shí)現(xiàn)了對(duì)高清圖像格式(720P)的實(shí)時(shí)編碼，并將其和當(dāng)前業(yè)界先進(jìn)水平進(jìn)行了對(duì)比，表明本文所實(shí)現(xiàn)得結(jié)構(gòu)能夠達(dá)到當(dāng)前業(yè)界的先進(jìn)水平。
上傳時(shí)間： 2013-07-23
上傳用戶：yepeng139
隨著我國(guó)信息化發(fā)展進(jìn)程加快，信息化覆蓋面擴(kuò)大，信息安全問(wèn)題也就隨之增多，其影響和后果也更加廣泛和嚴(yán)重。同時(shí)，信息安全及其對(duì)經(jīng)濟(jì)發(fā)展、國(guó)家安全和社會(huì)穩(wěn)定的重大影響，正日益突出地顯現(xiàn)出來(lái)，受到越來(lái)越多的關(guān)注。在和平年代，通過(guò)對(duì)信息載體進(jìn)行大規(guī)模的物理破壞，從而達(dá)到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破壞者從來(lái)都沒(méi)有放棄過(guò)，他們把目標(biāo)對(duì)準(zhǔn)了信息載體中的數(shù)據(jù)，由于數(shù)據(jù)的易失性，計(jì)算機(jī)數(shù)據(jù)成為信息安全中的最大隱患，同時(shí)也是破壞信息安全的一個(gè)突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對(duì)計(jì)算機(jī)數(shù)據(jù)的竊取，保護(hù)硬盤中的數(shù)據(jù)。破壞者在得到硬盤后，也不能夠得到硬盤中的數(shù)據(jù)，從而達(dá)到保護(hù)信息安全的目的。加密卡提供兩個(gè)符合ATA-6標(biāo)準(zhǔn)的接口，串接在主板IDE接口和硬盤之間。存儲(chǔ)在硬盤上的數(shù)據(jù)，是經(jīng)過(guò)加密以后的加密數(shù)據(jù)；從硬盤上讀出的數(shù)據(jù)，必須經(jīng)過(guò)該卡的解密才可被正常使用，否則只是一堆亂碼。加密卡采用FPGA技術(shù)實(shí)現(xiàn)IDE接口和加密算法，以減小加解密帶來(lái)的速度上的影響。 論文的工作重點(diǎn)主要有以下幾個(gè)方面的內(nèi)容：FPGA及VHDL語(yǔ)言的研究，ATA協(xié)議標(biāo)準(zhǔn)研究及IDE接口的FPGA實(shí)現(xiàn)。論文對(duì)ATA協(xié)議做了細(xì)致的研究，分析了硬盤接口的工作機(jī)制以及主機(jī)與硬盤之間的通信協(xié)議，并在此基礎(chǔ)上，重點(diǎn)研究了用FPGA的編程功能來(lái)實(shí)現(xiàn)一個(gè)計(jì)算機(jī)硬件底層接口協(xié)議的方法，詳細(xì)介紹了芯片的內(nèi)部框圖及FPGA的軟件流程圖，提出了在實(shí)現(xiàn)過(guò)程中應(yīng)注意的要點(diǎn)，最終用FPGA構(gòu)建了一個(gè)雙向IDE硬盤通道，實(shí)現(xiàn)了兩套符合ATA-6規(guī)范的IDE接口。
標(biāo)簽： FPGA 硬盤 加密卡 中的應(yīng)用
上傳時(shí)間： 2013-08-02
上傳用戶：Ants
隨著多媒體編碼技術(shù)的發(fā)展，視頻壓縮標(biāo)準(zhǔn)在很多領(lǐng)域都得到了成功應(yīng)用，如視頻會(huì)議(H.263)、DVD(MPEG-2)、機(jī)頂盒(MPEG-2)等等，而網(wǎng)絡(luò)帶寬的不斷提升和高效視頻壓縮技術(shù)的發(fā)展使人們逐漸把關(guān)注的焦點(diǎn)轉(zhuǎn)移到了寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)上來(lái)。帶寬的增加為流式媒體的發(fā)展鋪平了道路，而高效的視頻壓縮標(biāo)準(zhǔn)的出臺(tái)則是流媒體技術(shù)發(fā)展的關(guān)鍵。H.264/AVC是由國(guó)際電信聯(lián)合會(huì)和國(guó)際標(biāo)準(zhǔn)化組織共同發(fā)展的下一代視頻壓縮標(biāo)準(zhǔn)之一。新標(biāo)準(zhǔn)中采用了新的視頻壓縮技術(shù)，如多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)DCT變換、變塊尺寸運(yùn)動(dòng)補(bǔ)償、基于上下文的二元算術(shù)編碼(CABAC)、基于上下文的變長(zhǎng)編碼(CAVLC)等等，這些技術(shù)的采用大大提高了視頻壓縮的效率，更有利于寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)的實(shí)現(xiàn)。 本文主要根據(jù)視頻會(huì)議應(yīng)用的需要對(duì)JM8.6代碼進(jìn)行優(yōu)化，目標(biāo)是實(shí)現(xiàn)基于Baseline的低復(fù)雜度的CIF編碼器，并對(duì)部分功能模塊進(jìn)行電路設(shè)計(jì)。在設(shè)計(jì)方法上采用自頂向下的設(shè)計(jì)方法，首先對(duì)H.264編碼器的C代碼和算法進(jìn)行優(yōu)化，并對(duì)優(yōu)化后的結(jié)果進(jìn)行測(cè)試比較，結(jié)果顯示在圖像質(zhì)量沒(méi)有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達(dá)到15幀以上，滿足了視頻會(huì)議應(yīng)用的實(shí)時(shí)性要求。然后，以C模型為參考對(duì)H.264編碼器的部分功能模塊電路進(jìn)行設(shè)計(jì)。采用Verilog HDL實(shí)現(xiàn)了這些模塊，并在Quartus Ⅱ中進(jìn)行了綜合、仿真、驗(yàn)證。主要完成了Zig-zag掃描和CAVLC模塊的設(shè)計(jì)，詳細(xì)說(shuō)明模塊的工作原理和過(guò)程，然后進(jìn)行多組的仿真測(cè)試，結(jié)果與C模型相應(yīng)部分的結(jié)果一致，證明了設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-06-11
上傳用戶：kjgkadjg
超寬帶沖激雷達(dá)是一種新體制雷達(dá)，其發(fā)射信號(hào)是無(wú)高頻載頻，寬度僅為納秒級(jí)的沖激脈沖。得益于這種特殊的發(fā)射信號(hào)，超寬帶沖激雷達(dá)具有優(yōu)異的探測(cè)性能和廣泛的應(yīng)用前景。自然地，對(duì)于發(fā)射機(jī)的研究，在超寬帶沖激雷達(dá)研究領(lǐng)域有著極其重要的地位。本文在超寬帶沖激雷達(dá)實(shí)驗(yàn)系統(tǒng)的基礎(chǔ)上，對(duì)其發(fā)射機(jī)進(jìn)行了深入研究，主要內(nèi)容如下： 1、介紹了超寬帶沖激雷達(dá)發(fā)射機(jī)，尤其是脈沖源的原理及設(shè)計(jì)。 2、分析了決定超寬帶沖激雷達(dá)探測(cè)距離的因素。在此基礎(chǔ)上尋求通過(guò)提高發(fā)射信號(hào)脈沖重復(fù)頻率來(lái)增大發(fā)射機(jī)的能量輸出；提出了一種提高脈沖重復(fù)頻率的方法。設(shè)計(jì)了基于現(xiàn)場(chǎng)可編程門陣列的延時(shí)控制電路，對(duì)提高脈沖重復(fù)頻率予以工程實(shí)現(xiàn)。 3、提出了超寬帶沖激雷達(dá)波束掃描的實(shí)現(xiàn)方法：通過(guò)精密控制各發(fā)射機(jī)脈沖源觸發(fā)時(shí)間，在各路發(fā)射信號(hào)之間產(chǎn)生一定的延時(shí)。設(shè)計(jì)了運(yùn)用現(xiàn)場(chǎng)可編程門陣列實(shí)現(xiàn)這種控制的精密延時(shí)電路。
標(biāo)簽： UWB 精密 延時(shí)電路 雷達(dá)發(fā)射機(jī)
上傳時(shí)間： 2013-08-05
上傳用戶：564708051@qq.com
H-JTAG USB仿真器是一款高速USB接口仿真器。仿真器采用USB接口供電，無(wú)需外接電源。支持10K~15MHZ的JTAG時(shí)鐘,，可提供最高可達(dá)750 KB/S的下載速度與最高可達(dá)550 KB/S讀取速度。與H-JTAG/H-FLASHER配合使用，可以實(shí)現(xiàn)高速調(diào)試與下載。該仿真器靈活，高效，穩(wěn)定性好，能夠全面滿足用戶的需求
標(biāo)簽： H-JTAG
上傳時(shí)間： 2013-04-24
上傳用戶：q123321
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
