AT89S52單片機主8入8出繼電器工控主板ALTIUM設計硬件原理圖+PCB文件,2層板設計，大小為121x149mm，Altium Designer 設計的工程文件，包括完整的原理圖及PCB文件，可以用Altium(AD)軟件打開或修改，可作為你的產品設計的參考。主要器件型號列表如下：Library Component Count : 25Name Description----------------------------------------------------------------------------------------------------24LC02AJKG 按鍵開關AT89S52-P 8 位微處理器/40引腳CAP CapacitorCAPACITOR POL CapacitorCPDR 瓷片電容CRYSTAL CrystalD Connector 9 Receptacle Assembly, 9 Position, Right AngleDG 電感DJDR 電解電容GO 光耦Header 5X2 Header, 5-Pin, Dual rowJDQYCK 繼電器——1常開1常閉LED 發光二極管LM2576HVT-3.3 Simple Switcher 3A Step Down Voltage RegulatorMAX232 NPN NPN Bipolar TransistorPZ_2 排針——2PZ_3 排針——3RES2Res 電阻Res PZ_8 8位排阻SW-DPST Double-Pole, Single-Throw SwitchWY2JG 穩壓二級管ZL2JG 整流二極管
上傳時間： 2021-11-17
上傳用戶：kingwide
12鍵觸控按鍵鍵盤ALTIUM設計硬件原理圖+PCB+封裝庫文件,硬件2層板設計，大小為105mmx86mm，ALTIUM設計的工程文件，包括完整的原理圖和PCB文件，已測試驗證，可以做為你的設計參考。
上傳時間： 2021-12-15
上傳用戶：
飛凌嵌入式-LS1043A LS1046A核心板硬件設計手冊第一章 NXP QorIQ LS104xA 簡介 QorIQ? LS104xA 處理器是恩智浦面向嵌入式網絡推出的一款四核 64 位 ARM?處理器。LS1023A (雙 核版本)和 LS104xA (四核版本)可通過支持無風扇設計的靈活 I/O 封裝，提供超過 10 Gbps 的性能。這款 SoC 是專為小規格網絡和工業應用而設計的解決方案，針對經濟型低端 PCB 進行了 BOM 優化，降低了 電源成本，采用了單時鐘設計。全新 0.9V 版本的 LS104xA 和 LS1023A 能夠面向無線 LAN 和以太網供電 系統提供額外的功耗節省。全新 23x23 封裝方式，支持引腳兼容設計，可擴展至 LS1046A (四核 A72 處 理器)。QorIQ LS104xA 能夠提升雙核 32 位 ARM 產品的性能，并且延續了 QorIQ 系列一貫的 I/O 靈活性， 集成了 QUICC Engine?，繼續提供對 HDLC、TDM 或 Profibus 的無縫支持。 FET104xA-C 核心板 CPU 采用的是 LS1043AXE8QQB 和 LS1046AXE8T1A。如下為 LS1043A 和 LS1046A 的應用處理框圖：
標簽： 嵌入式
上傳時間： 2022-03-06
上傳用戶：
華為硬件工程師手冊 159頁 1M 超清書簽版第一節 硬件開發過程簡介 §1.1.1 硬件開發的基本過程 產品硬件項目的開發，首先是要明確硬件總體需求情況，如 CPU 處理能力、 存儲容量及速度，I/O 端口的分配、接口要求、電平要求、特殊電路（厚膜等） 要求等等。其次，根據需求分析制定硬件總體方案，尋求關鍵器件及電咱的技術 資料、技術途徑、技術支持，要比較充分地考慮技術可能性、可靠性以及成本控 制，并對開發調試工具提出明確的要求。關鍵器件索取樣品。第三、總體方案確 定后，作硬件和單板軟件的詳細設計，包括繪制硬件原理圖、單板軟件功能框圖 及編碼、PCB 布線，同時完成開發物料清單、新器件編碼申請、物料申領。第 四，領回 PCB 板及物料后由焊工焊好 1～2 塊單板，作單板調試，對原理設計中 的各功能進行調測，必要時修改原理圖并作記錄。第五，軟硬件系統聯調，一般 的單板需硬件人員、單板軟件人員的配合，特殊的單板（如主機板）需比較大型 軟件的開發，參與聯調的軟件人員更多。一般地，經過單板調試后在原理及 PCB 布線方面有些調整，需第二次投板。第六，內部驗收及轉中試，硬件項目完成開 發過程。 §1.1.2 硬件開發的規范化 上節硬件開發的基本過程應遵循硬件開發流程規范文件執行，不僅如此，硬 件開發涉及到技術的應用、器件的選擇等，必須遵照相應的規范化措施才能達到 質量保障的要求。這主要表現在，技術的采用要經過總體組的評審，器件和廠家 的選擇要參照物料認證部的相關文件，開發過程完成相應的規定文檔，另外，常 用的硬件電路（如 ID.WDT）要采用通用的標準設計。 第二節 硬件工程師職責與基本技能 §1.2.1 硬件工程師職責 一個技術領先、運行可靠的硬件平臺是公司產品質量的基礎，硬件
上傳時間： 2022-03-13
上傳用戶：jiabin
本設備電氣性能優良，結構堅固，主要組成部分為收信機和整流器。能裝車，且具有人力或獸力搬運的可能。適合于師、團一級或船舶、郵電部門使用。收信的頻率范圍為1.5~30兆赫，分五個波段。可以接收電報和電話。供電為190，200，220，240伏交流電源。收信機采取一次變頻超外差式電路。有二級高頻放大器，三級中頻放大器，中頻頻率為600千赫。中頻通帶有四種，其中3種借助于中頻晶體濾波器得到的。機內尚有可控的抑制脈沖干擾的噪聲抑制電路開關收信機的頻率度盤是用照相法按機刻度的，因此頻率刻度的準確度較高。機內有500千赫晶體校準器用以校準度盤刻度。由于在高波段采用了波段展闊電路，故調諧方便。調諧旋鈕軸與主調可變電容器及頻率度盤由無間隙齒輪傳動因此具有良好的再定度與使用可靠性。收信機由傳動機構的飛輪慣性作用達到快速調諧效果，而由主調電容器比調諧旋鈕軸減速108倍的作用達到慢調的效果。二者是通過同一個旋鈕完成的本收信機結構可靠，機箱底部裝有減震器。（或裝有避震器供裝車使用）故能經受顛簸沖擊振動長途運輸的考驗。由于中頻回路是密封的，高頻電感與波段開關板等經過良好的處理工藝，在電路上則采取溫度補償等措施，使收信設備能在低溫、高溫及潮濕的條件下使用。機箱及底座均用鋁板制成，減輕了收信機的重量。收信機還具有音頻，自動增益控制，半雙工等輸出線。輸出端可接二副TA4低阻抗耳機。整流器內用硅二極管作整流，還具有穩流燈絲及穩壓電路。本設備使用的電子器件如下：
標簽： 短波接收機
上傳時間： 2022-03-29
上傳用戶：shjgzh
NE555聲光控電路 Altium AD設計硬件原理圖+PCB工程文件，ad 設計的工程文件，包括原理圖及PCB印制板圖，可以用Altium Designer(AD)軟件打開或修改，可作為你產品設計的參考。
上傳時間： 2022-04-03
上傳用戶：xsr1983
汽車電控單元(ECU)電路分析一、發動機ECU的控制電路二、發動機ECU的電源電路三、發動機ECU的搭鐵電路 四、傳感器信號電路
上傳時間： 2022-04-16
上傳用戶：
恒流源（vCCS）的研究歷經數十年，從早期的晶體管恒流源到現在的集成電路恒流源恒定電流在各個領域的廣泛使用激發起人們對恒流源的研究不斷深入和多樣化。穩恒電流在加速器中的使用是加速器結構改善的一個標志。從早期的單一依靠磁場線圈到加入勻場環，到校正線圈的使用，束流輸運系統的改進有效地提高了束流的品質，校正線圈是光刻于印制電路板上的導線圈，將其按照方位角放置在加速腔內，通電后，載流導線產生的橫向磁場就可以起到校正偏心束流的作用。顯然，穩定可調的恒流源是校正線圈有效工作的必要條件。針對現在加速粒子能量的提高，對校正線圈提出了新的供電需求，本文就這一需求研究了基于功率運算放大器的兩種壓控恒流源，為工程應用做技術儲備。1設計思路用于校正線圈的恒流源供聚焦和補償時使用輸出功率不大，但要求調節精度高，穩定性好，紋波小。具體技術參數為：輸出電流0~5A調節范圍0.1~5.0A；調節精度5mA；負載電阻35；紋波穩定度優于1（相對5A）；基準電壓模塊型號為REFo1而常用作恒流電源的電真空器件穩定電流建立時間長，場效應管夾斷電壓高、擊穿電壓低恒流區域窄，因此，我們選取了體積小效率高電流調節范圍寬的放大器恒流源作為研究方向實驗基本的設計思路是通過電源板將市電降壓、整流、濾波后送入高精度電壓基準源得到直流電壓，輸入功率運算放大器，在輸出端得到放大的電流輸出，如圖1所示。
標簽： 運算放大器
上傳時間： 2022-04-24
上傳用戶：xsr1983
全志H6 開發板評估板 CADENCE_ORCAD硬件原理圖+PCB文件，全志H6采用arm 四核A53架構，搭配MaliT720 GPU，支持OpenGL3.1，支持DDR4、EMMC5.0，芯片性能比上一代提高77%，解碼支持4K@60fps，最高分辨率可達6K(5780×2890)，支持 HDR10、HLG，并集成Allwinner Smartcolor3.0智能畫質引擎，另外，H6還提供了多種高速接口，包括USB3.0，PCIe2.0，千兆網口等，傳輸更快，信號更強。
上傳時間： 2022-05-12
上傳用戶：XuVshu
第一章 概述第一節 硬件開發過程簡介§1.1.1 硬件開發的基本過程產品硬件項目的開發，首先是要明確硬件總體需求情況，如 CPU 處理能力、存儲容量及速度，I/O 端口的分配、接口要求、電平要求、特殊電路（厚膜等）要求等等。其次，根據需求分析制定硬件總體方案，尋求關鍵器件及電咱的技術資料、技術途徑、技術支持，要比較充分地考慮技術可能性、可靠性以及成本控制，并對開發調試工具提出明確的要求。關鍵器件索取樣品。第三、總體方案確定后，作硬件和單板軟件的詳細設計，包括繪制硬件原理圖、單板軟件功能框圖及編碼、PCB 布線，同時完成開發物料清單、新器件編碼申請、物料申領。第四，領回 PCB 板及物料后由焊工焊好 1～2 塊單板，作單板調試，對原理設計中的各功能進行調測，必要時修改原理圖并作記錄。第五，軟硬件系統聯調，一般的單板需硬件人員、單板軟件人員的配合，特殊的單板（如主機板）需比較大型軟件的開發，參與聯調的軟件人員更多。一般地，經過單板調試后在原理及 PCB布線方面有些調整，需第二次投板。第六，內部驗收及轉中試，硬件項目完成開發過程。§1.1.2 硬件開發的規范化上節硬件開發的基本過程應遵循硬件開發流程規范文件執行，不僅如此，硬件開發涉及到技術的應用、器件的選擇等，必須遵照相應的規范化措施才能達到質量保障的要求。這主要表現在，技術的采用要經過總體組的評審，器件和廠家的選擇要參照物料認證部的相關文件，開發過程完成相應的規定文檔，另外，常用的硬件電路（如 ID.WDT）要采用通用的標準設計。第二節 硬件工程師職責與基本技能
標簽：
上傳時間： 2022-05-17
上傳用戶：canderile
