基于單片機的4人搶答器這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2021-12-02
上傳用戶：得之我幸78
倒計時計數計時器數字頻率計四位數密碼鎖 4位搶答器數字鐘簡易電子琴等Multisim仿真實例30個合集
標簽： 密碼鎖
上傳時間： 2021-12-11
上傳用戶：kent
ST188光耦隔離+LM339四路比較器電路 Altium設計 硬件原理圖+PCB文件
上傳時間： 2022-04-06
上傳用戶：
仿人機器人是真正字面意義上或狹義的“機器人”，其研究和發展代表了機器人學的尖端水平。有關仿人機器人的工作早在20多年前就開始了，當時著重于雙足步行機的研究和開發。只是自從10年前本田推出仿人機器人P2后，仿人機器人的研發才形成了一個熱潮，至今方興末艾。除了日本推出了QR1（）、ASlM（）和HRP-2等著名的仿人機器人以外，中國、韓國、美國和歐洲等國家和地區也成功地研制了各自的仿人機器人。雖然仿人機器人的研究已成為機器入學中的一個重要分支，有很多研究人員和工程技術人員在這方面進行了大量的學術研究和技術開發，并取得了豐碩的成果，但卻未見到系統地介紹和闡述仿人機器人的專著。在這種背景下，由日本產業技術綜合研究所棍田秀司等人著的《仿人機器人》奪得了先聲，填補了這方面的一個空白。據譯者所知，該書是第一部系統介紹仿人機器人的專著。書中既有對仿人機器人歷史發展的簡明扼要的介紹，又有基本理論和分析，還有對實際機器人系統的引用。內容包括仿人機器人學的運動學、ZMP和動力學，雙足步態規劃和全身運動模式的生成和動力學仿真等，是對10多年來仿人機器人的研究成果（尤其是作者們的成果）的總結，在一定程度上反映了當今世界在仿人機器人上的最新發展和水平。這本學術專著并不是純理論介紹，幾乎所有的理論和算法都有實際機器人系統和平臺的支持，書中圖文并茂、深入淺出、內容生動。本書的日文原著由四位作者共同寫就，每位作者撰寫其最擅長的專題。幾位作者都是產業技術綜合研究所屬下的智能系統研究所仿人機器人HRP-2研發小組的主要成員。《仿人機器人》是他們多年的學術研究和系統開發的概括。除日文原著外，還計劃推出英文、中文（即本書）、法文和德文版本，以五種文字向全世界出版發行。如果本書在中國的出版能對我國的機器人研究和開發有所啟發、幫助和推動，那么譯者的初衷和愿望也就實現了。本書的翻譯主要基于英文手稿，并參考了日文原著。在翻譯過程中，譯者隨時與作者商討，力術翻譯準確到位。盡管如此，因譯者的水平和時間所限，譯文中難免會有不妥甚至錯誤之處，歡迎讀者批評和指正。
標簽： 機器人
上傳時間： 2022-06-24
上傳用戶：
VIP專區-嵌入式/單片機編程源碼精選合集系列（120）資源包含以下內容：1. ARM的一個GPIO口的應用 它使能一個口 驅動燈亮.2. bit led2=P2^5 // led2對應接在P2.5腳 sbit led3=P2^6 // led3對應接在P2.6腳 sbit led4=P2^7 // led4對應接在P2.7腳.3. EA = 1 //開總中斷 ET0 = 1 //允許定時器0中斷 TMOD = 1 //定時器工作方式選擇 TL0 = 0x06 TH0 = 0xf8 //定時器賦予初值 .4. 嵌入式實驗代碼非常適合全面學習ARMS3C2440,有20多個練習代碼.5. 基于C8051F340單片機的串行flash芯片SST25VF016B的應用,配合一般的串口調試程序即可完成對板上器件的讀寫操作..6. 飛思卡爾MC9S12DG128的PORTP7中斷試驗.7. 微細間距QFP器件手工焊接指南,希望對大家有用.8. 金鵬OCMJ8*10D的觸摸屏驅動程序.9. CODE for embedded C ,hand coding version.10. konqueror3 embedded版本, KDE環境下的當家瀏覽器的嵌入式版本源碼包..11. 三菱PLC編寫用與點焊機上的PLC程序,另包括完整電氣原理圖..12. 24CXXX存儲數碼管 24C02讀寫(c) 24C02讀寫(匯編).13. 電機控制類 步進電機正反轉控制 步進電機調速控制.14. 個人設計的基于VHDL的數字電子日歷 在MAX+PLUSH軟件平臺上編譯、仿真.15. 超聲波倒車雷達的設計程序 利用SPCE061A單片機實現超聲波倒車雷達的測量計算方法。程序中采用軟件校正.16. PATTERNS FOR TIME-TRIGGERED EMBEDDED SYSTEMS by Michael J. Pont This code is copyright (c) 200.17. EP9315 開發板手冊 cirrus logic(思睿邏輯)公司在2005年推出的一款ARM920T.18. 譯本嵌入式數據庫sqlite的電子書,值得大家參考..19. 1302是用來輸出北京時間的,18b20用來檢測溫度,輸出在ds1302上顯示,有仿真文件.20. 可將其需要的文件轉換成數組,主要應用在嵌入式或單片機編程中將要分析的文件生成一個數組參加程序編譯.21. 這是關于TDOA_AOA得一篇混合定位算法,有助于研究算發的人學習和使用..22. 51串口通訊程序.23. 一個開源的Modbus協議棧.24. 能夠詳細測量正負溫度的且小數點后四位的測溫系統.25. 一本關于嵌入式系統實時概念的著作.26. C語言寫的Ibutton的讀寫文件,硬件資料 AT89s51+at24c02,編譯通過,可以使用.27. arm的原理圖設計.28. 本書深入淺出的介紹了可重用的理念與實現.29. 德州儀器的關于cc2430評估模塊的原理圖及PCB資料.30. CC2430DB Reference Design TI的cc2430開發板設計資料.31. 嵌入式MCU可靠性接口及在車載定位系統中的應用.32. au1200下的boot代碼.33. ARM嵌入式系統開發：軟件設計與優化.34. 友善之臂－－－QQ2440V3原理圖.35. zigbee協議棧.36. 國外自制頻率計,很全,有原理圖,有源代碼,有說明..37. ECOS2.0的源碼.38. trf7960開發板原理圖,是TI公司的.39. c8051f的多機通信程序 在c語言環境下.40. 祥細介紹液晶顯示器原理祥細介紹液晶顯示器原理.
標簽： 通信
上傳時間： 2013-04-15
上傳用戶：eeworm
多電平逆變器中每個功率器件承受的電壓相對較低，因此可以用低耐壓功率器件實現高壓大容量逆變器，且采用多電平變換技術可以顯著提高逆變器輸出電壓的質量指標。因此，隨著功率器件的不斷發展，采用多電平變換技術將成為實現高壓大容量逆變器的重要途徑和方法。本文選取其中一種極具優勢的多電平拓撲結構一級聯多電平變頻器作為研究對象，完成了其拓撲結構、控制策略及測控系統的設計。 @@ 首先，對多電平變頻器的研究意義，國內外現狀進行了分析，比較了三種成熟拓撲結構的特點，得出了級聯型多電平變頻器的優點，從而將其作為研究對象。對比分析了四種調制策略，確定載波移相二重化的調制方法和恒壓頻比的控制策略，進行數學分析和理論仿真，得出了選擇的正確性及可行性。并指出了級聯單元個數與載波移相角的關系和調制比對輸出電壓的影響；完成了級聯變頻器數學模型的建立和死區效應的分析。 @@ 其次，完成了相關硬件的設計，包括DSP、CPLD、IPM的選型，系統電源的設計、檢測(轉速、電流、電壓、故障)電路的設計、通信電路的設計等。用Labwindows/CVI實現了上位機界面的編寫，實現了開關機、設定轉速、通信配置、電壓電流轉速檢測、電流軟件濾波、諧波分析。編寫了下位機DSP的串口通信、AD轉換、轉速檢測(QEP)以及部分控制程序。 @@ 最后，在實驗臺上完成硬件和軟件的調試，成功的實現了變頻器載波移相SPWM的多電平輸出，并驅動異步電機進行了空載變頻試驗，測控界面能準確的與下位機進行通信，快捷的給定各種控制命令，并能實時的顯示變頻器的輸出頻率、輸出電壓和輸出電流，為實驗調試增加了方便性，提高了工作效率。 @@關鍵詞：級聯多電平逆變器；載波移相；IPM；DSP；Labwindows/CVI；測控界面
上傳時間： 2013-04-24
上傳用戶：米卡
卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同，因此設計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統的應用需求，具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上，重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法，節省了資源；加比選模塊使用全并行結構保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結構，大大提高了譯碼速度。在Xilinx ISE8.2i環境下，用VHDL硬件描述語言編寫程序，實現(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎上，擴展了Viterbi譯碼器的通用性，使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩定可靠。最后，使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析，仿真結果表明，在同等條件下，本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。
上傳時間： 2013-06-24
上傳用戶：myworkpost
MPEG-2是MPEG組織在1994年為了高級工業標準的圖象質量以及更高的傳輸率所提出的視頻編碼標準，其優秀性使之成為過去十年應用最為廣泛的標準，也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內容，建立系統級設計方案，設計FPGA原型芯片，并在FPGA系統中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現ASIC的前端設計。完成的主要工作包括以下幾個方面： 1.完成解碼系統的體系結構的設計，采用了自頂而下的設計方法，實現系統的功能單元的劃分；根據其視頻解碼的特點，確定解碼器的控制方式；把視頻數據分文幀內數據和幀間數據，實現兩種數據的并行解碼。 2.實現了具體模塊的設計：根據本文研究的要求，在比特流格式器模塊設計中提出了特有的解碼方式；在可變長模塊中的變長數據解碼采用組合邏輯外加查找表的方式實現，大大減少了變長數據解碼的時間；IQ、IDCT模塊采用流水的設計方法，減少數據計算的時間：運動補償模塊，針對模塊數據運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結構等方法來加快運動補償速度。 3.根據視頻解碼的參考軟件，通過解碼系統的仿真結果和軟件結果的比較來驗證模塊的功能正確性。最后用FPGA開發板實現了解碼系統的原型芯片驗證，取得了良好的解碼效果。 整個設計采用Verilog HDL語言描述，通過了現場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經過實際視頻碼流測試，本文設計可以達到MPEG-2視頻主類主級的實時解碼的技術要求。
上傳時間： 2013-07-27
上傳用戶：ice_qi
自香農先生于1948年開創信息論以來，經過將近60年的發展，信道編碼技術已經成為通信領域的一個重要分支，各種編碼技術層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農限性能的優秀糾錯碼，并已在數字電視、無線通信、磁盤存儲等領域得到大量應用。 目前數字電視已經成為最熱門的話題之一，用手機看北京奧運，已經成為每一個中國人的夢想。最近兩年我國頒布了兩部與數字電視有關的通信標準，分別是數字電視地面傳輸標準(DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數字電視正與每個人走得越來越近，我國預期在2015年全面實現數字電視并停止模擬電視的播出。作為數字電視標準的核心技術之一的前向糾錯碼技術已經成為眾多科研單位的研究熱點，相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯編碼方式，在CMMB標準中用到了LDPC碼和RS碼的級聯編碼方式，在DVB-S2標準中用到了LDPC碼和BCH碼的級聯編碼方式。 本論文以目前最重要的三個與數字電視相關的標準：數字電視地面傳輸標準(DMB-TH)、手機電視標準(CMMB)以及數字衛星電視廣播標準(DVB-S2)為切入點，深入研究它們的編碼方式，設計了這三個標準中的LDPC碼編碼器，并在FPGA上實現了前兩個標準的編碼芯片，實現了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時，提出一種改進的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測試結果表明，芯片邏輯功能完全正確，速度和資源消耗均達到了標準的要求，具有一定的商用價值。
上傳時間： 2013-07-07
上傳用戶：327000306
視頻監控一直是人們關注的應用技術熱點之一，它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中，經常需要對多路視頻信號進行實時監控，如果每一路視頻信號都占用一個監視器屏幕，則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示，是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析，完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計；系統采用Xilinx公司的FPGA作為核心控制器，設計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數字電路集成在一起，電路結構簡潔，具有較好的穩定性和靈活性；在硬件電路平臺基礎上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數據提取模塊，圖像存儲控制模塊和圖像合成模塊的設計，首先，由攝像頭采集四路模擬視頻信號，經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后，根據畫面分割需要進行視頻圖像數據抽取，并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后，按照數字視頻圖像的數據格式，將四路視頻圖像合成一路編碼輸出，實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態配置等方法，實現四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統集成度，并可根據系統需要修改設計和進一步擴展功能，同時提高了系統的靈活性。
上傳時間： 2013-04-24
上傳用戶：gundan
