該系統(tǒng)是一款磁卡閱讀存儲(chǔ)器，根據(jù)用戶要求解決了普通閱讀器只能實(shí)時(shí)連接計(jì)算機(jī)，不能單獨(dú)使用的問(wèn)題。而且針對(duì)作為特殊用途的磁卡，要求三道磁道都記錄數(shù)據(jù)，并且第三磁道記錄格式與標(biāo)準(zhǔn)規(guī)定的記錄格式不同時(shí)，系統(tǒng)配套的應(yīng)用程序?qū)ζ渥隽苏_譯碼、顯示。 @@ 整個(gè)系統(tǒng)包括單片機(jī)控制的閱讀存儲(chǔ)器硬件部分，和配套使用的計(jì)算機(jī)界面應(yīng)用程序軟件部分。其中硬件電路包括磁條譯碼芯片、外部存儲(chǔ)器芯片、串口電平轉(zhuǎn)換芯片等等，所有的工作過(guò)程都是由單片機(jī)控制。我們這里選用紫外線擦除的87C52單片機(jī)，電路使用的集成電路芯片都是采用SMT封裝器件，極大縮小了讀存器的體積，使用簡(jiǎn)單，攜帶方便。 @@ 磁條譯碼芯片采用的是中青科技有限公司出品的M3-230.LQ F/2F解碼器集成電路。該IC實(shí)現(xiàn)了磁信號(hào)到電信號(hào)的轉(zhuǎn)換。外部存儲(chǔ)器則是使用的8K Bytes的24LC65集成芯片，擴(kuò)展8片，總?cè)萘窟_(dá)到8×8K。 @@ MAXIM公司出品的MAX232實(shí)現(xiàn)了單片機(jī)TTL電平到RS232接口電平的轉(zhuǎn)換，從而與計(jì)算機(jī)串口實(shí)現(xiàn)硬件連接。 @@ 計(jì)算機(jī)界面顯示程序采用當(dāng)今使用最廣的面向?qū)ο缶幊陶Z(yǔ)言Visual Basic 6.0版本(以后簡(jiǎn)稱VB)，并且使用VB帶有的串口通信控件MScomm，通過(guò)設(shè)置其屬性，使其和下位機(jī)單片機(jī)協(xié)議保持一致，進(jìn)而進(jìn)行正確的串口通信。關(guān)于磁道上數(shù)據(jù)記錄的譯碼，則是通過(guò)對(duì)每條磁道上數(shù)據(jù)記錄進(jìn)行多次實(shí)驗(yàn)，認(rèn)真分析，進(jìn)而得到了各條磁道各自的編碼規(guī)則，按照其規(guī)則對(duì)其譯碼顯示。這部分程序也是通過(guò)VB編程語(yǔ)言實(shí)現(xiàn)的。另外，計(jì)算機(jī)應(yīng)用程序部分還實(shí)現(xiàn)了對(duì)下位機(jī)讀存器的擦除控制。 @@關(guān)鍵詞：磁卡，閱讀存儲(chǔ)器，單片機(jī)，串口通信，track3數(shù)據(jù)譯碼
上傳時(shí)間： 2013-08-05
上傳用戶：黃華強(qiáng)
32位MCU開(kāi)發(fā)全攻略 32位MCU開(kāi)發(fā)全攻略 32位MCU開(kāi)發(fā)全攻略
標(biāo)簽： MCU
上傳時(shí)間： 2013-06-20
上傳用戶：LouieWu
32位MCU開(kāi)發(fā)全攻略—下 32位MCU開(kāi)發(fā)全攻略—下 32位MCU開(kāi)發(fā)全攻略—下
標(biāo)簽： MCU
上傳時(shí)間： 2013-05-30
上傳用戶：RedLeaves1995
高精度慣性加速度計(jì)能夠?qū)崿F(xiàn)實(shí)時(shí)位移檢測(cè)，在當(dāng)今民用和軍用系統(tǒng)如汽車電子、工業(yè)控制、消費(fèi)電子、衛(wèi)星火箭和導(dǎo)彈等中間具有廣泛的需求。在高精度慣性加速度計(jì)中，特別需要穩(wěn)定的低噪聲高靈敏度接口電路。事實(shí)上，隨著傳感器性能的不斷提高，接口電路將成為限制整個(gè)系統(tǒng)的主要因素。 本論文在分析差動(dòng)電容式傳感器工作原理的基礎(chǔ)上，設(shè)計(jì)了針對(duì)電容式加速度計(jì)的全差分開(kāi)環(huán)低噪聲接口電路。前端電路檢測(cè)傳感器電容的變化，通過(guò)積分放大，產(chǎn)生正比于電容波動(dòng)的電壓信號(hào)。 本論文采用開(kāi)關(guān)電容電路結(jié)構(gòu)，使得對(duì)寄生不敏感，信號(hào)靈敏度高，容易與傳感器單片集成。為了得到微重力加速度性能，設(shè)計(jì)電容式位移傳感接口電路時(shí)，重點(diǎn)研究了噪聲問(wèn)題和系統(tǒng)建模問(wèn)題。仔細(xì)分析了開(kāi)環(huán)傳感器中的不同噪聲源，并對(duì)其中的一些進(jìn)行了仿真驗(yàn)證。建立了接口電路寄生電容和寄生電阻模型。 為了更好的提高分辨率，降低噪聲的影響如放大器失調(diào)、1/f噪聲、電荷注入、時(shí)鐘饋通和KT/C噪聲，本論文采用了相關(guān)雙采樣技術(shù)（CDS）。為了限制接口電路噪聲特別是熱噪聲，著重設(shè)計(jì)考慮了前置低噪聲放大器的設(shè)計(jì)及優(yōu)化。由于時(shí)鐘一直導(dǎo)通，特別設(shè)計(jì)了低功耗弛豫振蕩器，振蕩頻率為1．5M。為了減小傳感器充電基準(zhǔn)電壓噪聲，采用兩級(jí)核心基準(zhǔn)結(jié)構(gòu)設(shè)計(jì)了高精度基準(zhǔn)，電源抑制比高達(dá)90dB。 TSMC 0．18μm工藝中的3．3V電壓和模型，本論文進(jìn)行了spectre仿真。 關(guān)鍵詞：MEMS；電容式加速度計(jì)；接口電路；低噪聲放大器；開(kāi)環(huán)檢測(cè)
上傳時(shí)間： 2013-05-23
上傳用戶：hphh
Sigma-Delta A/D轉(zhuǎn)換器利用過(guò)采樣，噪聲整形和數(shù)字濾波技術(shù)，有效衰減了輸出信號(hào)帶內(nèi)的量化噪聲，提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比，它降低了對(duì)模擬電路性能指標(biāo)和元件精度的要求，簡(jiǎn)化了模擬電路的設(shè)計(jì)，降低了生產(chǎn)成本。 本論文在對(duì)Sigma-Delta A/D轉(zhuǎn)換器原理研究的基礎(chǔ)上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過(guò)采樣率，6．4MHz的采樣頻率，設(shè)計(jì)了一個(gè)主要應(yīng)用于音頻信號(hào)處理的Sigma-Delta A/D轉(zhuǎn)換器，分辨率達(dá)到16位。在調(diào)制器的設(shè)計(jì)中，本文采用了多級(jí)噪聲整形MASH（2-1）級(jí)聯(lián)調(diào)制器結(jié)構(gòu)，同時(shí)，考慮了各種非理想因素對(duì)系統(tǒng)性能的影響，在SDtoolbox工具的幫助下使用Simulink進(jìn)行調(diào)制器系統(tǒng)設(shè)計(jì)。并使用Cadence Spectre對(duì)模塊電路進(jìn)行設(shè)計(jì)仿真，包括運(yùn)放，比較器，帶隙基準(zhǔn)電壓源，CMOS開(kāi)關(guān)，非交疊時(shí)鐘產(chǎn)生電路等。在數(shù)字抽取濾波器的設(shè)計(jì)中，采用了分級(jí)抽取技術(shù)，使用MATLAB軟件中的SPTool和FDATool工具對(duì)各級(jí)抽取濾波器進(jìn)行優(yōu)化設(shè)計(jì)。并在原有的濾波器算法的基礎(chǔ)上，采用了CIC濾波器和半帶濾波器，設(shè)計(jì)出了運(yùn)算量和存儲(chǔ)量都相對(duì)少的三級(jí)抽取濾波器系統(tǒng)，大大降低了功耗和面積。 論文的仿真結(jié)果表明，所設(shè)計(jì)的Sigma-Delta A/D轉(zhuǎn)換器信噪比達(dá)到102．3dB，滿足系統(tǒng)需要的16位精度要求。 關(guān)鍵詞：Sigma-Ddta； 信噪比； 多級(jí)噪聲整形； 數(shù)字抽取濾波器
標(biāo)簽： SigmaDelta 音頻 模數(shù)轉(zhuǎn)換器
上傳時(shí)間： 2013-06-27
上傳用戶：songyuncen
用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言
標(biāo)簽： CPLD VHDL 數(shù)字鎖相環(huán)
上傳時(shí)間： 2013-05-27
上傳用戶：hewenzhi
本書(shū)主要闡述設(shè)計(jì)射頻與微波功率放大器所需的理論、方法、設(shè)計(jì)技巧，以及將分析計(jì)算與計(jì)算機(jī)輔助設(shè)計(jì)相結(jié)合的優(yōu)化設(shè)計(jì)方法。這些方法提高了設(shè)計(jì)效率，縮短了設(shè)計(jì)周期。本書(shū)內(nèi)容覆蓋非線性電路設(shè)計(jì)方法、非線性主動(dòng)設(shè)備建模、阻抗匹配、功率合成器、阻抗變換器、定向耦合器、高效率的功率放大器設(shè)計(jì)、寬帶功率放大器及通信系統(tǒng)中的功率放大器設(shè)計(jì)。 本書(shū)適合從事射頻與微波動(dòng)功率放大器設(shè)計(jì)的工程師、研究人員及高校相關(guān)專業(yè)的師生閱讀。 作者簡(jiǎn)介 Andrei Grebennikov是M／A—COM TYCO電子部門首席理論設(shè)計(jì)工程師，他曾經(jīng)任教于澳大利亞Linz大學(xué)、新加坡微電子學(xué)院、莫斯科通信和信息技術(shù)大學(xué)。他目前正在講授研究班課程，在該班上，本書(shū)作為國(guó)際微波年會(huì)論文集。 目錄 第1章 雙口網(wǎng)絡(luò)參數(shù) 1.1 傳統(tǒng)的網(wǎng)絡(luò)參數(shù) 1.2 散射參數(shù) 1.3 雙口網(wǎng)絡(luò)參數(shù)間轉(zhuǎn)換 1.4 雙口網(wǎng)絡(luò)的互相連接 1.5 實(shí)際的雙口電路 1.5.1 單元件網(wǎng)絡(luò) 1.5.2 π形和T形網(wǎng)絡(luò) 1.6 具有公共端口的三口網(wǎng)絡(luò) 1.7 傳輸線 參考文獻(xiàn) 第2章 非線性電路設(shè)計(jì)方法 2.1 頻域分析 2.1.1 三角恒等式法 2.1.2 分段線性近似法 2.1.3 貝塞爾函數(shù)法 2.2 時(shí)域分析 2.3 NewtOn.Raphscm算法 2.4 準(zhǔn)線性法 2.5 諧波平衡法 參考文獻(xiàn) 第3章 非線性有源器件模型 3.1 功率MOSFET管 3.1.1 小信號(hào)等效電路 3.1.2 等效電路元件的確定 3.1.3 非線性I—V模型 3.1.4 非線性C.V模型 3.1.5 電荷守恒 3.1.6 柵一源電阻 3.1.7 溫度依賴性 3.2 GaAs MESFET和HEMT管 3.2.1 小信號(hào)等效電路 3.2.2 等效電路元件的確定 3.2.3 CIJrtice平方非線性模型 3.2.4 Curtice.Ettenberg立方非線性模型 3.2.5 Materka—Kacprzak非線性模型 3.2.6 Raytheon(Statz等)非線性模型 3.2.7 rrriQuint非線性模型 3.2.8 Chalmers(Angek)v)非線性模型 3.2.9 IAF(Bemth)非線性模型 3.2.10 模型選擇 3.3 BJT和HBT汀管 3.3.1 小信號(hào)等效電路 3.3.2 等效電路中元件的確定 3.3.3 本征z形電路與T形電路拓?fù)渲g的等效互換 3.3.4 非線性雙極器件模型 參考文獻(xiàn) 第4章 阻抗匹配 4.1 主要原理 4.2 Smith圓圖 4.3 集中參數(shù)的匹配 4.3.1 雙極UHF功率放大器 4.3.2 M0SFET VHF高功率放大器 4.4 使用傳輸線匹配 4.4.1 窄帶功率放大器設(shè)計(jì) 4.4.2 寬帶高功率放大器設(shè)計(jì) 4.5 傳輸線類型 4.5.1 同軸線 4.5.2 帶狀線 4.5.3 微帶線 4.5.4 槽線 4.5.5 共面波導(dǎo) 參考文獻(xiàn) 第5章 功率合成器、阻抗變換器和定向耦合器 5.1 基本特性 5.2 三口網(wǎng)絡(luò) 5.3 四口網(wǎng)絡(luò) 5.4 同軸電纜變換器和合成器 5.5 wilkinson功率分配器 5.6 微波混合橋 5.7 耦合線定向耦合器 參考文獻(xiàn) 第6章 功率放大器設(shè)計(jì)基礎(chǔ) 6.1 主要特性 6.2 增益和穩(wěn)定性 6.3 穩(wěn)定電路技術(shù) 6.3.1 BJT潛在不穩(wěn)定的頻域 6.3.2 MOSFET潛在不穩(wěn)定的頻域 6.3.3 一些穩(wěn)定電路的例子 6.4 線性度 6.5 基本的工作類別：A、AB、B和C類 6.6 直流偏置 6.7 推挽放大器 6.8 RF和微波功率放大器的實(shí)際外形 參考文獻(xiàn) 第7章 高效率功率放大器設(shè)計(jì) 7.1 B類過(guò)激勵(lì) 7.2 F類電路設(shè)計(jì) 7.3 逆F類 7.4 具有并聯(lián)電容的E類 7.5 具有并聯(lián)電路的E類 7.6 具有傳輸線的E類 7.7 寬帶E類電路設(shè)計(jì) 7.8 實(shí)際的高效率RF和微波功率放大器 參考文獻(xiàn) 第8章 寬帶功率放大器 8.1 Bode—Fan0準(zhǔn)則 8.2 具有集中元件的匹配網(wǎng)絡(luò) 8.3 使用混合集中和分布元件的匹配網(wǎng)絡(luò) 8.4 具有傳輸線的匹配網(wǎng)絡(luò) 8.5 有耗匹配網(wǎng)絡(luò) 8.6 實(shí)際設(shè)計(jì)一瞥 參考文獻(xiàn) 第9章 通信系統(tǒng)中的功率放大器設(shè)計(jì) 9.1 Kahn包絡(luò)分離和恢復(fù)技術(shù) 9.2 包絡(luò)跟蹤 9.3 異相功率放大器 9.4 Doherty功率放大器方案 9.5 開(kāi)關(guān)模式和雙途徑功率放大器 9.6 前饋線性化技術(shù) 9.7 預(yù)失真線性化技術(shù) 9.8 手持機(jī)應(yīng)用的單片cMOS和HBT功率放大器 參考文獻(xiàn)
標(biāo)簽： 射頻 微波功率 放大器設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：W51631
人臉識(shí)別技術(shù)繼指紋識(shí)別、虹膜識(shí)別以及聲音識(shí)別等生物識(shí)別技術(shù)之后，以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來(lái)越受到世人的矚目。作為人臉識(shí)別系統(tǒng)的重要環(huán)節(jié)—人臉檢測(cè)，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會(huì)議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢(shì)。FPGA允許用戶根據(jù)自己的需要來(lái)建立自己的模塊，為用戶的升級(jí)和改進(jìn)留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開(kāi)發(fā)成本，F(xiàn)PGA 設(shè)計(jì)成為電子自動(dòng)化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測(cè)算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過(guò)訓(xùn)練分類器、定點(diǎn)化、以及硬件加速等方法后，能夠使人臉檢測(cè)系統(tǒng)在基于Xilinx的Virtex II Pro開(kāi)發(fā)板上平臺(tái)上，達(dá)到實(shí)時(shí)的檢測(cè)效果。本文工作和成果可以具體描述如下： 1. 算法分析：對(duì)于人臉檢測(cè)算法，首先確保的是檢測(cè)率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測(cè)方法。算法中較多的是積分圖的特征值計(jì)算，這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對(duì)檢測(cè)算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場(chǎng)可以提供的資源狀況，又要考慮系統(tǒng)成本、開(kāi)發(fā)時(shí)間等諸多因素。Xilinx公司提供的Virtex II Pro開(kāi)發(fā)板，在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲(chǔ)器、I/O接口、總線及數(shù)據(jù)通道等，通過(guò)分析可以對(duì)算法進(jìn)行細(xì)致的劃分，實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化：在Adaboost算法中，需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對(duì)數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù)，然后對(duì)尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測(cè)用的級(jí)聯(lián)分類器的訓(xùn)練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對(duì)系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明，在視頻輸入輸出接入的同時(shí)，人臉檢測(cè)能夠達(dá)到17fps的檢測(cè)速度，并且獲得了很好的檢測(cè)率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-01
上傳用戶：84425894
碼元定時(shí)恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號(hào)本身的抖動(dòng)、錯(cuò)位會(huì)直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵?duì)于突發(fā)傳輸系統(tǒng)，快速、精確的定時(shí)同步算法是近年來(lái)研究的一個(gè)焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時(shí)恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來(lái)對(duì)Inmarsat系統(tǒng)的短突發(fā)R信道和長(zhǎng)突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的，由滑動(dòng)平均、閾值判斷和累加求極值組成的快速報(bào)頭時(shí)鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長(zhǎng)突發(fā)形式下的報(bào)頭時(shí)鐘捕獲后還需要對(duì)后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過(guò)程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項(xiàng)目中Inmarsat的長(zhǎng)突發(fā)信道位同步跟蹤。 論文對(duì)兩個(gè)突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過(guò)程，滿足系統(tǒng)要求。
標(biāo)簽： FPGA 海事衛(wèi)星 信號(hào)
上傳時(shí)間： 2013-04-24
上傳用戶：yare
0 引言 開(kāi)關(guān)電源具有效率高、重量輕、體積小，穩(wěn)壓范圍寬等突出優(yōu)點(diǎn)，從20世紀(jì)中期問(wèn)世以來(lái)，發(fā)展極其迅猛，在計(jì)算機(jī)、通信、航天、辦公和家用電器等方面得到了廣泛的應(yīng)用，大有取代線性穩(wěn)壓電源之勢(shì)。提高電路的集成化是開(kāi)關(guān)電源的追求之一，對(duì)中小功率開(kāi)關(guān)電源來(lái)說(shuō)是實(shí)現(xiàn)單片集成化。開(kāi)關(guān)集成穩(wěn)壓器是指將控制電路、功率開(kāi)關(guān)管和保護(hù)電路等集成在一個(gè)芯片內(nèi)，而由開(kāi)關(guān)集成穩(wěn)壓器構(gòu)成的開(kāi)關(guān)電源就稱之為單片開(kāi)關(guān)電源。
標(biāo)簽： 大功率 單片開(kāi)關(guān) 電源設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：zl5712176
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
