MPEG-4是目前非常流行的視頻壓縮標準,基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級,但電路復(fù)雜,電路功耗大.專用視頻編解碼器結(jié)構(gòu)硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設(shè)計方法.目前市場上MPEG-4視頻編解碼芯片主要是Simple Profile級別的,而我們設(shè)計的芯片要實現(xiàn)Advanced Simple Profile級別.該文采用了一種基于大規(guī)模FPGA的軟硬件相結(jié)的芯片設(shè)計方案,我們設(shè)計了基于FPGA的MPEG-4芯片設(shè)計開發(fā)平臺,完成算法的硬件仿真與測試.論文圍繞基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)設(shè)計,分為兩個部分.第一部分介紹了目前國內(nèi)外實現(xiàn)MPEG-4視頻處理系統(tǒng)的主要方法和應(yīng)用,概述了國際上MPEG-4視頻編解碼芯片設(shè)計的一般方法及其發(fā)展趨勢,詳細描述了我們的基于FPGA的MPEG-4編解碼芯片開發(fā)系統(tǒng)的結(jié)構(gòu).第二部分重點講述了基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)各個電路模塊的設(shè)計,包括電源模塊、FPGA配置模塊、時鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網(wǎng)接口模塊、USB接口模塊等.同時也介紹了I
標簽： MPEG4 FPGA 編解碼芯片 開發(fā)系統(tǒng)
上傳時間： 2013-06-15
上傳用戶：it男一枚
現(xiàn)代自動化生產(chǎn)技術(shù)迅猛發(fā)展,對保證其產(chǎn)品質(zhì)量的檢測技術(shù)也提出了更高的要求,許多傳統(tǒng)的檢測手段已不能滿足現(xiàn)代化大生產(chǎn)的需求.而在計算機視覺理論基礎(chǔ)上發(fā)展起來的視覺檢測技術(shù)以其高精度、非接觸、自動化程度高等優(yōu)點滿足了現(xiàn)代生產(chǎn)過程在線檢測的要求,逐漸由實驗室走向工業(yè)現(xiàn)場,得到了日益廣泛的應(yīng)用.隨著現(xiàn)代生產(chǎn)節(jié)拍的不斷加快,以及檢測節(jié)點的增多,處理數(shù)據(jù)量的增大,對視覺檢測系統(tǒng)的測量速度提出了更高的要求,而在現(xiàn)有的檢測系統(tǒng)中,實現(xiàn)100％實時在線檢測的關(guān)鍵問題是提高視覺圖像的處理速度,從而提高整個視覺檢測系統(tǒng)的處理速度.因此該文提出基于FPGA的高速圖像處理系統(tǒng)的設(shè)計方案,得到了國家"十五"攻關(guān)項目"光學數(shù)碼柔性通用坐標測量機"的資助.該文針對以下三個方面進行研究并取得一定的成果:(一)高速圖像處理硬件解決方案的研究通過分析現(xiàn)有的幾種實現(xiàn)高速圖像處理的方法的優(yōu)缺點,提出了基于現(xiàn)場可編程邏輯器件FPGA(Field Programmable Gate Array)技術(shù)的高速圖像處理系統(tǒng)的方案,并構(gòu)建了其硬件平臺.(二)基于USB總線的通訊采用USB專用接口芯片,實現(xiàn)高速圖像處理系統(tǒng)與PC機的通訊驗證硬件設(shè)計的正確性.(三)基于FPGA的圖像處理的研究分析圖像處理的特點及其基本的方法,初步研究了基于FPGA的圖像低層次處理的硬件化方法的實現(xiàn).
上傳時間： 2013-04-24
上傳用戶：tb_6877751
摘要:"紅外弱小目標檢測"是紅外搜索跟蹤系統(tǒng)、紅外雷達預(yù)警系統(tǒng)、紅外成像跟蹤系統(tǒng)的核心技術(shù),因此紅外小目標的檢測是當前一項重要的研究課題.目前的發(fā)展方向是研究運算量小、性能高、利于硬件實時實現(xiàn)的檢測和跟蹤算法.該文在前人研究的基礎(chǔ)上,著重研究了Marr視覺計算理論在紅外小目標檢測技術(shù)中的應(yīng)用.從Marr算法的理論基礎(chǔ)——高斯平滑濾波器與拉普拉斯算子的相關(guān)知識以及Marr的計算視覺理論基礎(chǔ)開始,進行了 2G(Laplacian of Gaussian,高斯—拉普拉斯)濾波器、LoG(Laplacian ofGaussian,高斯—拉普拉斯)模板以及 2G濾波器在人類視覺、邊緣檢測、邊緣處理的物理意義以及神經(jīng)生理學意義方面的分析討論,提出了易于FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)實現(xiàn)的基于Marr計算視覺的紅外圖像小目標檢測方法.該方法可根據(jù)目標大小自動設(shè)計檢測模板,在濾除不相關(guān)的噪聲的同時又保留閉合的目標邊緣,從而檢測出目標.將該方法用FPGA實現(xiàn),滿足了檢測過程中的實時性.考慮到工程中的應(yīng)用,該文對該方法在FPGA中的具體實現(xiàn)給出了設(shè)計總體思路和詳細流程.由于FPGA具有對圖像數(shù)據(jù)的實時處理能力,而且該算法在FPGA中的具體實現(xiàn)中對資源的合理使用進行了綜合考慮,因此該算法能夠?qū)崟r、有效地實現(xiàn)目標檢測.并在此基礎(chǔ)上對小目標的檢測研究前景進行展望.
上傳時間： 2013-07-04
上傳用戶：萌萌噠小森森
傳統(tǒng)PLC使用時會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實現(xiàn)控制功能，不論在經(jīng)濟上還是在性能上都具有更大的優(yōu)勢。 本課題在對國內(nèi)外可編程控制器，重點是HardPLC的開發(fā)和應(yīng)用的進展進行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實現(xiàn)控制系統(tǒng)時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎(chǔ)上進行了仿真、綜合，為進一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對特定系統(tǒng)的控制實現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應(yīng)用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經(jīng)濟效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對FPGA芯片配置數(shù)據(jù)的加載，在實踐生產(chǎn)中具有重要的實用價值。
標簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究
上傳時間： 2013-05-30
上傳用戶：dtvboyy
隨著電子技術(shù)和信息技術(shù)的發(fā)展，可編程邏輯器件的應(yīng)用領(lǐng)域越來越寬。可編程SoC設(shè)計已成為SoC設(shè)計的新方法。論文介紹了可編程邏輯器件的設(shè)計方法和開發(fā)技術(shù)，并用硬件描述語言和FPGA／CPLD設(shè)計技術(shù)，探索和研究了基于FPGA的RISCMCU的設(shè)計與實現(xiàn)過程。 論文參照Mircochip公司的PICl6C5X單片機的體系結(jié)構(gòu)，設(shè)計了8位RISCMCU。該嵌入式MCU設(shè)計采用了自頂向下的設(shè)計方法和模塊化設(shè)計思想。MCU總體結(jié)構(gòu)設(shè)計劃分控制模塊、ALU模塊、存儲模塊三大模塊。然后，對各模塊的具體技術(shù)實現(xiàn)細節(jié)分別進行了闡述。論文中設(shè)計的MCU能實現(xiàn)PICl6C5X單片機33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能，但應(yīng)用是基于FPGA的，能與其他外設(shè)IP方便的結(jié)合在一起使用，比ASIC的PICl6C57X的應(yīng)用更具靈活性。 軟件仿真和硬件驗證表明：所設(shè)計的嵌入式MCU在各方面均達到了一定的性能指標，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達21.88MHz。這些為自主設(shè)計R／SCMCU的IP核提供了值得借鑒的探索成果和設(shè)計思路，在通用控制領(lǐng)域也有一定的實用價值。 此外，論文中還介紹了三相SPWM控制模塊的設(shè)計，該模塊具有死區(qū)時間和載波比任意可調(diào)的特點，可以單獨應(yīng)用，也可以作為MCU的外設(shè)子模塊應(yīng)用。
標簽： FPGA MCU 嵌入式 應(yīng)用研究
上傳時間： 2013-07-16
上傳用戶：熊少鋒
遙測系統(tǒng)由發(fā)射機、發(fā)射天線、接收天線、接收機組成.就遙測發(fā)射系統(tǒng)而言,傳統(tǒng)的模擬調(diào)制已經(jīng)很成熟,模擬發(fā)射機是利用調(diào)制信號的變化來控制變?nèi)荻O管的結(jié)電容容值的變化,從而改變壓控振蕩器的震蕩頻率來實現(xiàn)調(diào)頻;模擬調(diào)制碼速率、調(diào)制頻偏都受變?nèi)荻O管特性的限制,模擬調(diào)制功能單一、調(diào)制方式不可重組、單個系統(tǒng)調(diào)制頻率不可改變,無法滿足頻率多變的需求;隨著高速器件和軟件無線電技術(shù)的發(fā)展,數(shù)字調(diào)制發(fā)射機具有調(diào)制中心頻率可調(diào)、頻偏可編程、調(diào)制方式可重組、調(diào)制碼速率高、可實現(xiàn)較高的頻響、可以與編碼器合并擴展功能很強等優(yōu)點,成為今后發(fā)射機的發(fā)展主流.本論文討論了如何利用現(xiàn)場可編程器件FPGA結(jié)合Max+plusⅡ及VHDL語言,在遙測系統(tǒng)中實現(xiàn)了DDS+PLL+SSB模式的數(shù)字調(diào)制發(fā)射機.數(shù)字發(fā)射機設(shè)計主要包括方案選擇、系統(tǒng)設(shè)計、硬件電路實現(xiàn)及VHDL設(shè)計四個部分.論文中首先分析了目前遙測系統(tǒng)中使用的模擬調(diào)制發(fā)射機的不足及數(shù)字調(diào)制發(fā)射機的優(yōu)點,確定了發(fā)射機的設(shè)計方案;第二章介紹了電子設(shè)計自動化工具及數(shù)字電路設(shè)計方法;第三章詳細討論了組成發(fā)射機的各個部分的原理設(shè)計;第四章著重討論了各個部分的硬件電路實現(xiàn)、VHDL實現(xiàn)部分及設(shè)計的測試結(jié)果;最后總結(jié)了設(shè)計中需要進一步研究的問題.
標簽： FPGA 數(shù)字調(diào)頻 發(fā)射機 技術(shù)研究
上傳時間： 2013-04-24
上傳用戶：程嬰sky
隨著數(shù)字信號處理技術(shù)應(yīng)用的不斷深入，數(shù)字信號處理系統(tǒng)的實現(xiàn)面臨著很多挑戰(zhàn)，其中面臨的四個主要問題是：速度、設(shè)計規(guī)模、功耗和開發(fā)周期。因此許多數(shù)字信號處理的實現(xiàn)方法被提出，其中基于FPGA的實現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 本文以數(shù)字信號處理系統(tǒng)的實現(xiàn)為應(yīng)用背景，著重研究了基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)。本文分為兩個主要部分： 第一部分以Xilinx公司的FPGA為例，總結(jié)了FPGA設(shè)計的基本方法及設(shè)計流程，并在此基礎(chǔ)上介紹了一種用于產(chǎn)品快速開發(fā)的設(shè)計方式—基于SystemGenerator的設(shè)計方式，這種設(shè)計方式向數(shù)字信號處理系統(tǒng)的設(shè)計者提供了自上而下的FPGA解決方案。 第二部分系統(tǒng)地研究了基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)。該部分首先研究了三種適合于FPGA的FIR濾波器實現(xiàn)方法，直接結(jié)構(gòu)、轉(zhuǎn)置結(jié)構(gòu)及分布式算法。其次，討論了針對直接結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，CSD編碼和系數(shù)分解，以及針對轉(zhuǎn)置結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，簡化加法器圖，并結(jié)合實例給出了它們的優(yōu)化效果。再次，介紹了直接結(jié)構(gòu)FIR濾波器中常用多操作數(shù)加法實現(xiàn)方法，二叉樹和Wallace樹，并在Wallace樹的基礎(chǔ)上提出了一種適合于FPGA的1比特多操作數(shù)加法結(jié)構(gòu)，這種實現(xiàn)結(jié)構(gòu)在實現(xiàn)采樣字長與系數(shù)字長均為l比特的FIR濾波器時，使FPGA的資源利用率得到明顯提高。最后還給出了三種FIR濾波器實現(xiàn)方法在FPGA中應(yīng)用的優(yōu)缺點及其適用性，并給出了一個帶通濾波器的設(shè)計實例。 論文的研究成果已應(yīng)用于“北斗一號”導航定位接收機中。
標簽： FPGA 數(shù)字濾波器 實現(xiàn)技術(shù)
上傳時間： 2013-08-01
上傳用戶：Andy123456
激光測距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測量、航空與大地的測量、國防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測距技術(shù)入手，重點分析了近年提出的自觸發(fā)脈沖激光測距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測距技術(shù)(BSTPLR)，通過分析發(fā)現(xiàn)其核心部件之一就是用于測量激光脈沖飛行時間(周期)的高精度高速計數(shù)器，而目前一般的方式是采用昂貴的進口高速計數(shù)器或?qū)Ｓ眉呻娐?ASIC)來完成，這使得激光測距儀在研發(fā)、系統(tǒng)的改造升級和自主知識產(chǎn)權(quán)保護等諸多方面受到制約，同時在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此，本文研究了采用現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)脈沖激光測距中的高精度高速計數(shù)及其他相關(guān)功能，基本解決了以上存在的問題。 論文通過對雙自觸發(fā)脈沖激光測距的主要技術(shù)要求和技術(shù)指標進行分析，對其中的信號處理單元采用了FPGA+單片機的設(shè)計形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測量模塊，在整個測距系統(tǒng)中是信號處理的核心部件，借助其用戶可編程特性及很高的內(nèi)部時鐘頻率，設(shè)計了專用于BSTPLR的高速高精度計數(shù)芯片，負責對測距信號產(chǎn)生電路中的時刻鑒別電路輸出信號進行計數(shù)。數(shù)據(jù)處理模塊則主要由單片機(AT89C51)來實現(xiàn)。系統(tǒng)可以通過鍵盤預(yù)置門控信號的寬度以均衡測量的精度和速度，測量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計在近距離(大尺寸)范圍內(nèi)實驗測試時基本滿足設(shè)計要求。
標簽： FPGA 自觸發(fā)脈沖 激光測距 關(guān)鍵技術(shù)
上傳時間： 2013-04-24
上傳用戶：dapangxie
隨著計算機和集成電路技術(shù)的不斷發(fā)展,基于EDA技術(shù)的芯片設(shè)計正在成為電子系統(tǒng)設(shè)計的主流.現(xiàn)場可編程門陣列(FPGA)作為一種可編程專用集成電路(ASIC)已經(jīng)廣泛應(yīng)用于計算機、通信、航空航天等各個領(lǐng)域.一般來講,FPGA多用于高速通信和高速信號處理領(lǐng)域,以發(fā)揮其處理速度快的特點,本文將其應(yīng)用于一低速低功耗系統(tǒng)——某水下遠程遙控接收系統(tǒng),主要用其在頻域來實現(xiàn)水下遠程遙控的解碼,取得了令人滿意的效果.該文主要做了以下幾方面的工作.首先,深入研究和分析了在頻域?qū)崿F(xiàn)水下遠程遙控解碼的原理并進行了遙控指令編碼設(shè)計;其次,用ALTERA公司的CYCLONE系列FPGA芯片完成了水下遠程遙控FPGA解碼芯片的設(shè)計工作,包括硬件描述語言(VHDL)編碼、電路前后仿真、綜合和布局布線工作,并對設(shè)計的FPGA解碼芯片進行了初步的功耗估算:最后設(shè)計制作了一塊FPGA解碼芯片電路驗證測試板,并完成了電路調(diào)試和測試.實驗測試結(jié)果表明,用FPGA實現(xiàn)水下遠程遙控解碼電路的方案是可行的,可以有效地縮小系統(tǒng)體積、提高系統(tǒng)可靠性,在保證系統(tǒng)性能情況下做到更低的功耗,還可以實現(xiàn)在系統(tǒng)配置和編程,使得系統(tǒng)的調(diào)試、升級和維護更加靈活方便.
上傳時間： 2013-06-03
上傳用戶：zoushuiqi
微電子技術(shù)的發(fā)展，特別是可編程邏輯器件的產(chǎn)生加速了電子設(shè)計技術(shù)的發(fā)展，現(xiàn)代電子設(shè)計技術(shù)的核心日趨轉(zhuǎn)向基于計算機的電子設(shè)計自動化技術(shù)，即EDA技術(shù)。EDA技術(shù)采用的自頂向下設(shè)計流程代替了原有的自下而上設(shè)計流程，縮短了集成電路的開發(fā)周期，節(jié)省了開發(fā)費用，促進了集成電路的發(fā)展。布局布線是計算機設(shè)計自動化的一個重要環(huán)節(jié)，也是計算機輔助設(shè)計的一個重要課題，其性能的好壞直接影響到電子設(shè)計自動化技術(shù)的可靠性。 本文首先介紹了布局布線前的背景知識，然后對學術(shù)上成熟的VPR布局布線工具所采用的算法進行了闡述，分別介紹用于布局的模擬退火算法和布線的A*迭代式迷宮搜索算法，最后重點研究了自動布線算法，并作出了以下改進；根據(jù)FPGA布線算法的需要對雙向啟發(fā)式搜索算法進行了相應(yīng)的理論分析及改進；基于VPR實現(xiàn)了網(wǎng)線遞增排序方法，并與網(wǎng)線遞減排序進行了比較；在原有的時序驅(qū)動布線啟發(fā)式函數(shù)中引入了面積約束條件以節(jié)約FPGA布線的面積。 通過對測試數(shù)據(jù)的分析比較，發(fā)現(xiàn)：引入雙向啟發(fā)式搜索算法能大大增加布線拆線的速度；遞增有序比遞減有序布線減少了運行時間；時序驅(qū)動布線算法中引入面積約束后，大大減少了布線面積。
上傳時間： 2013-07-17
上傳用戶：yxgi5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
