verilog HDL原碼 一種簡單的同步FIFO原碼，可以被綜合
標簽： verilog FIFO HDL
上傳時間： 2013-12-28
上傳用戶：qwe1234
鎖相回路可視為一個輸出相位和輸入相位的回授系統用以同步輸入參考訊號和回授后輸出信號。并讓其操作同樣的頻率。如(圖一)所示，簡單鎖相回路[3,4]是由三個電路構成，分別為相位偵測器（Phase Detector）、回路濾波器（Loop Filter）、壓控蕩器（VCO）
標簽： 相位 輸入 鎖相回路 可視
上傳時間： 2015-08-16
上傳用戶：franktu
同步原理及方法介紹，很詳細，對大家幫助很大
標簽：
上傳時間： 2013-12-17
上傳用戶：haoxiyizhong
摘 要:通過一個經典的多任務同步哲學家進餐問題。介紹了Vxworks下的多任務程序設計和任務間通信機制，并給出了運行的結果
標簽： Vxworks 多任務 家 程序設計
上傳時間： 2014-09-10
上傳用戶：hxy200501
該示例實現了一個計算機同步時鐘，外觀優美精致．
標簽： 計算機 時鐘
上傳時間： 2013-12-04
上傳用戶：lvzhr
黑客密技全報導 【作者】 狗仔隊長[編著] 【出版社】 中國鐵道出版社
標簽： 出版社 黑客
上傳時間： 2015-08-21
上傳用戶：huangld
本算法是TD-SCDMA中初始同步捕捉DwPTS下行同步導頻時隙的仿真
標簽： TD-SCDMA DwPTS 算法 導頻
上傳時間： 2014-01-24
上傳用戶：gaojiao1999
這個程序只要用于實現進程(線程)互斥與同步
標簽： 程序 進程 線程
上傳時間： 2015-08-23
上傳用戶：lunshaomo
運用matlab來進行最大似然方法實現符號定時同步和載波同步仿真。
標簽： matlab 符號 定時同步 仿真
上傳時間： 2013-12-19
上傳用戶：libinxny
生產者和消費者的問題,主要解決進程的同步和異步的問題
標簽： 進程
上傳時間： 2015-08-24
上傳用戶：invtnewer
蟲蟲下載站版權所有 京ICP備2021023401號-1
