FPGA是一種可通過用戶編程來實現各種數字電路的集成電路器件。用FPGA設計數字系統有設計靈活、低成本，低風險、面市時間短等好處。本課題在結合國際上FPGA器件方面的各種研究成果基礎上，對FPGA器件結構進行了深入的探討，重點對FPGA的互連結構進行了分析與優化。FPGA器件速度和面積上相對于ASIC電路的不足很大程度上是由可編程布線結構造成的，FPGA一般用大量的可編程傳輸管開關和通用互連線段實現門器件的連接，而全定制電路中僅用簡單的金屬線實現，傳輸管開關帶來很大的電阻和電容參數，因而速度要慢于后者。這也說明，通過優化可編程連接方式和布線結構，可大大改善電路的性能。本文研究了基于SRAM編程技術的FPGA器件中邏輯模塊、互連資源等對FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構架后，首先對開關矩陣進行了研究，結合Wilton開關矩陣和Disioint開關矩陣的特點，得到一個連接更加靈活的開關矩陣，提高了FPGA器件的可布線性，接著本課題中又對通用互連線長度、通用互連線間的連接方式和布線通道的寬度等進行了探討，并針對本課題中的FPGA器件，得出了一套適合于中小規模邏輯器件的通用互連資源結構，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達到一個很好的折中。 接下來課題中對FPGA電路的可編程邏輯資源進行了研究，得到了一種邏輯規模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產品的LUT加觸發器結構，使邏輯塊簇內部基本邏輯單元的聯系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數目的確定和分布式SRAM結構中編程電路結構的設計，并簡單介紹了SRAM單元的晶體管級設計原理。最后，在對FPGA構架研究基礎上，完成了一款FPGA電路的設計并設計了相應的電路測試方案，該課題結合CETC58研究所的一個重要項目進行，目前已成功通過CSMC0.6μm 2P2M工藝成功流片，測試結果顯示其完全達到了預期的性能。
上傳時間： 2013-04-24
上傳用戶：6546544
碼元定時恢復(位同步)技術是數字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發傳輸系統，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數據接收系統為背景，研究了突發通信傳輸模式下的全數字接收機中位同步方法，并予以實現。 本文系統地論述了位同步原理，在此基礎上著重研究了位同步的系統結構、碼元定時恢復算法以及衡量系統性能的各項指標，為后續工作奠定了基礎。 首先根據衛星系統突發信道傳輸的特點分析了傳統位同步方法在突發系統中的不足，接下來對Inmarsat系統的短突發R信道和長突發T信道的調制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發形式下的位同步，并在FPGA上予以實現，效果良好。 在長突發形式下的報頭時鐘捕獲后還需要對后續數據進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現了插值環路的位同步算法，進行了Matlab仿真和FPGA實現。并在插值環路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發信道位同步跟蹤。 論文對兩個突發信道的位同步系統進行了理論研究、算法設計以及硬件實現的全過程，滿足系統要求。
上傳時間： 2013-04-24
上傳用戶：zukfu
隨著微電子技術的發展，國內外紅外成像技術也得到了廣泛的應用和研究。各國軍方針對現代戰爭和未來信息戰的新形勢，對熱成像技術提出了更高的要求，希望今后能研制出性能更佳、體積更小、分辨率和靈敏度更高、作用距離更遠、價格更低的紅外成像系統。 CCD 成像系統的關鍵技術是 CCD 器件設計和圖像處理。本課題通過對CCD 圖像處理技術的研究，采用嵌入式 Nios Ⅱ+FPGA 的工作方式，充分發揮嵌入式 Nios Ⅱ處理器靈活性和 FPGA 處理速度快的優點，構建出結構靈活、處理速度高以及功能完善的圖像處理系統。該系統能同時實時實現兩點校正算法、加權濾波算法、對比度增強算法以及疵點補償等多項功能。 本系統成功應用于國內某研究所研制的目前國內最大型面陣 (PtSi 512×512) CCD 焦平面探測器成像組件中，得到了良好的成像效果；同時，由該處理系統構成的 InGaAs 成像組件也處于國內領先水平。從長遠來看，該項技術應用于中電 44 所多種成像組件項目的研究中，推動了 PtSi 256×256、PtSi 512×512 焦平面探測器成像組件以及 4096×96TDI CCD 成像組件的工程化應用進程。
上傳時間： 2013-05-22
上傳用戶：元宵漢堡包
Altium Designer winter 09電路設計案例教程 詳細介紹了Altium Designer Winter 09的基本功能、操作方法和實際應用技巧。該書集作者十多年PCB設計的實際工作經驗和從事該課程教學的深刻體會于一體，從實際的應用出發，以典型案例為導向，以任務為驅動，深入淺出地介紹了Altium Designer軟件的設計環境、原理圖設計、層次原理圖設計、多通道設計、印制電路板(PCB)設計、三維PCB設計、PCB規則約束及校驗、交互式布線、原理圖庫、PCB庫、集成庫的創建、電路設計與仿真，Protel 99 SE與Altium Designer的轉換等相關技術內容。
上傳時間： 2013-07-24
上傳用戶：abc123456.
并口仿真器驅動安裝文件，適用于所有ccs3.1版本的并口仿真器
上傳時間： 2013-06-24
上傳用戶：rhl123
并口仿真器驅動安裝文件，適用于所有ccs3.1版本的并口仿真器
上傳時間： 2013-04-24
上傳用戶：star_in_rain
DAvE是英飛凌科技公司的電子芯片模擬開發應用工具軟件。 戴夫會幫助你在你的項目中規劃你想使用的英飛凌單片機或dsp,以提供智能向導,那幫你設定芯片來工作的方式和你需要的各功能模塊,自動生成C-code驅動功能與適當的單片外圍設備和中斷的控制。 DAvE會直接與編譯器的IDE互動。
上傳時間： 2013-06-08
上傳用戶：refent
計算機圖形學中真實感成像包括兩部分內容：物體的精確圖形表示；場景中光照效果的適當的描述。光照效果包括光的反射、透明性、表面紋理和陰影。對物體進行投影，然后再可見面上產生自然光照效果，可以實現場景的真實感顯示。光照明模型主要用于物體表面某點處的光強度計算。面繪制算法是通過光照模型中的光強度計算，以確定場景中物體表面的所有投影像素點的光強度。Phong明暗處理算法是生成真實感3D圖像最佳算法之一。但是由于其大量的像素級運算和硬件難度而在實現實時真實感圖形繪制中被Gotuaud明暗處理算法所取代。VLSI技術的發展以及對于高真實感實時圖形的需求使得Phong明暗處理算法的實現成為可能。利用泰勒級數近似的Fast Phong明暗處理算法適合硬件實現。此算法需要存儲大量數據的ROM。這增加了實現的難度。 本文完成了以下工作： 1、本文簡述了實時真實感圖形繪制管線，詳細敘述了所用到的光照明模型和明暗處理方法，并對幾種明暗處理方法的效果作了比較，實驗結果表明Fast Phong明暗處理算法適用于實時真實感圖形繪制。 2、在熟悉Xilinx公司FPGA芯片結構及其開發流程的基礎上，結合Xilinx公司提供的FPGA開發工具ISE 7.1i，仿真工具為ISE simulator，綜合工具為XST；完成了Fast Phong明暗處理模塊的FPGA設計與實現。綜合得到的電路的最高頻率為54.058MHz。本文的Fast Phong明暗處理硬件模塊適用于實時真實感圖形繪制。 3、本文通過誤差分析，提出了優化的查找表結構。通過在FPGA上對本文所提結構進行驗證。結果表明，本方案在提高速度、精度的同時將ROM的數據量從64K*8bit減少至13K*8bit。
上傳時間： 2013-06-21
上傳用戶：ghostparker
隨著電子技術的快速發展，計算機的性能得到了極大的提高，使得利用計算機實現人類的視覺功能成為目前計算機領域中最熱門的課題之一。基于視頻的目標檢測與跟蹤技術是計算機視覺領域中最主要的研究方向之一，它是智能監控、人機交互、移動機器人視覺導航、工業機器人手眼系統等應用的基礎和關鍵技術。在科學研究和工程應用上都有十分誘人的前景。 論文提出了以FPGA為核心的思想，設計出一套應用于背景靜止視頻序列的動態目標檢測與跟蹤系統。通過位置固定的攝像頭監控某一區域，分析攝像頭采集到的動態視頻序列，計算出目標的運動參數。與傳統的基于PC機的視頻動態目標跟蹤系統相比，適應了目標跟蹤系統對圖像處理速度的實時性與數據帶寬越來越高的要求，同時成本較低、設計更靈活，而且硬件重構性好、處理速度快、系統易于升級。 論文的主要工作包括：構建目運動標跟蹤系統軟件平臺和硬件平臺。應用MATLAB對目標檢測算法進行仿真分析比較。采用Synplifty Pro、ModelSim和TimingDesigner等各種EDA軟件工具對系統中各個層次的模塊進行時序設計、代碼編寫、仿真驗證等。最后使用QuartusⅡ將整個系統工程文件綜合、布局布線。在察看時序報告無誤后，將系統配置文件下載至FPGA開發板中。 實現結果表明：所設計的系統能很好地工作在FPGA中，實現了設計要求，為視覺智能監控打下基礎。
上傳時間： 2013-08-05
上傳用戶：亮劍2210
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中，引入了四種架構，其布線通道寬度分布函數分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼，使平臺適用于具有嵌入硬核的FPGA架構，利用MCNC基準電路來測試這四種架構的性能。實驗結果表明：在以網線平均長度作為指標的測試中，通道寬度均勻分布的架構具有更短的布線長度、更優的性能。
上傳時間： 2013-06-27
上傳用戶：xsnjzljj
