可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設(shè)計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設(shè)計軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉(zhuǎn)換的控制，對16種狀態(tài)機的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點，設(shè)計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設(shè)計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設(shè)計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓，將端口電路設(shè)計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達到170mA，而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅(qū)動電流達到200mA,而xilinx4006e的CMOS驅(qū)動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設(shè)計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強大。
上傳時間： 2013-07-20
上傳用戶：頂?shù)弥?/p>
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)?？删幊踢壿嬈骷﨔PGA上對16QAM算法實現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實意義。 論文對16QAM軟件實現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實現(xiàn)結(jié)構(gòu)；對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計采用自項向下設(shè)計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進行系統(tǒng)級仿真，并對實現(xiàn)的各模塊的可行性仿真驗證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現(xiàn)了16QAM調(diào)制器；給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強型數(shù)字鎖相環(huán)EPLL的實現(xiàn)結(jié)構(gòu)進行了研究和性能分析。
上傳時間： 2013-07-10
上傳用戶：kennyplds
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設(shè)計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計，并進行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活，且軟件設(shè)計與硬件設(shè)計可同時進行，極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時間： 2013-08-03
上傳用戶：gdgzhym
當(dāng)今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設(shè)計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進一步提高了開發(fā)效率。 在進行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時間： 2013-06-24
上傳用戶：liuchee
交流電源供電方式正在由集中式向分布式、全功能式發(fā)展，而實現(xiàn)分布式電源的核心就是模塊的并聯(lián)技術(shù)。多臺逆變器并聯(lián)可以實現(xiàn)大容量供電和冗余供電，可大大提高系統(tǒng)的靈活性，使電源系統(tǒng)的體積重量大為降低，同時其主開關(guān)器件的電流應(yīng)力也可大大減少，從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯(lián)技術(shù)。 本文首先對電壓、電流雙閉環(huán)逆變器控制系統(tǒng)進行了研究。通過對傳遞函數(shù)的分析，得到了基于等效輸出阻抗的雙閉環(huán)控制的逆變器并聯(lián)系統(tǒng)模型。在分析逆變器模型的基礎(chǔ)上設(shè)計了各控制器參數(shù)，并通過MATLAB仿真進行了驗證。根據(jù)上述模型，分析了逆變器并聯(lián)的環(huán)流特性，以及基于有功和無功功率的并聯(lián)控制方案。 隨著電子技術(shù)的不斷發(fā)展，F(xiàn)PGA技術(shù)正在越來越多地用于工程實踐中。本文在研究SPWM控制技術(shù)的基礎(chǔ)上，應(yīng)用FPGA芯片EP1C12Q240C8實現(xiàn)了SPWM數(shù)字控制器，用于多模塊逆變器并聯(lián)控制系統(tǒng)。文中給出了仿真結(jié)果和芯片的測試結(jié)果。 基于FPGA的三相逆變器并聯(lián)數(shù)字控制器的研究具有現(xiàn)實意義，設(shè)計具有創(chuàng)新性。仿真和芯片的初步測試結(jié)果表明：本文設(shè)計的基于FPGA的逆變器并聯(lián)數(shù)字控制器能夠滿足逆變器并聯(lián)系統(tǒng)的要求。
上傳時間： 2013-08-05
上傳用戶：huangzr5
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計技術(shù)，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎(chǔ)上詳細研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應(yīng)的仿真比較，驗證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設(shè)計，詳細介紹了各個模塊的設(shè)計和實現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對定點運算的局限性，為系統(tǒng)設(shè)計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優(yōu)化和設(shè)計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計方案，使之運用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計、仿真和實現(xiàn)。本設(shè)計為OFDM通信系統(tǒng)的進一步改進提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-07-25
上傳用戶：14786697487
本文介紹了一種采用單片F(xiàn)PGA 芯片進行出租車計費器的設(shè)計方法，主要闡述如何使用新興的EDA 器件取代傳統(tǒng)的電子設(shè)計方法，利用FPGA 的可編程性，簡潔而又多變的設(shè)計方法，縮短了研發(fā)周期，同時使出租車計費器體積更小功能更強大。本設(shè)計不僅實現(xiàn)了出租車計費器所需的一些基本功能，同時考慮到出租車行業(yè)的一些特殊性，更注重了把一些新的思路加入到設(shè)計中。主要包括采用了FPGA 芯片，使用VHDL 語言進行編程，使其具有了更強的移植性，更加利于產(chǎn)品升級；利用LCD 液晶顯示取代了傳統(tǒng)的LED顯示，使其在顯示時更靈活多變，可以按需要改變顯示內(nèi)容而不拘泥于硬件； 靈活的計價標(biāo)準設(shè)定使得油價波動等成本因數(shù)和出租車價格聯(lián)動成為可能； 同時也增加了統(tǒng)計功能、密碼設(shè)定、超速警報、路橋費等新的功能使得本設(shè)計更加具有實用價值。
上傳時間： 2013-05-25
上傳用戶：wyc199288
基于51單片機超聲波測距器設(shè)計，可以應(yīng)用于汽車倒車、建筑施工工地以及一些工業(yè)現(xiàn)場的位置監(jiān)控，也可用于如液位、井深、管道長度的測量等場合。要求測量范圍在0.10-3.00m，測量精度1cm，測量時與被測物體無直接接觸，能夠清晰穩(wěn)定地顯示測量結(jié)果。
上傳時間： 2013-04-24
上傳用戶：squershop
模／數(shù)轉(zhuǎn)換是現(xiàn)代測控電路中非常重要的環(huán)節(jié)，它有并行和串行兩種數(shù)據(jù)輸出形式。目前，模／數(shù)轉(zhuǎn)換器ADC已被做成大規(guī)模集成電路，并有多種型號和種類可供選擇。本文介紹了AD7654的性能特點，并設(shè)計了AD76
標(biāo)簽： 7654 AD 高速AD轉(zhuǎn)換器 單片機接口
上傳時間： 2013-07-18
上傳用戶：sssnaxie
介招用AT8 9 c5 單片機構(gòu)成微型可鳊程控制器PLc的設(shè)計思路一系統(tǒng)硬件配置和軟件設(shè)計方法，最后給出此微型可鳊程控制器在水塔水位控制中應(yīng)用的實例。
上傳時間： 2013-04-24
上傳用戶：zhangjt
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
