本論文針對(duì)6kV/400kW三相異步電動(dòng)機(jī)的中壓變頻器試驗(yàn)裝置，從分析目前中壓變頻器常用的主回路拓?fù)淙胧郑敿?xì)闡述并分析了本文研究的單元串聯(lián)型中壓變頻器控制系統(tǒng)。 本文首先從理論上分析了多單元串聯(lián)型中壓變頻器脈寬控制原理。然后，把一種高性能的V/f控制方案引入中壓變頻器控制系統(tǒng)。通過矢量補(bǔ)償定子壓降，進(jìn)行轉(zhuǎn)差補(bǔ)償和對(duì)電機(jī)電流進(jìn)行限制控制，實(shí)現(xiàn)了具有很好的低頻性能并具有防“跳閘”等功能的V/f控制方案。 同時(shí)，本文將Siemens公司通用變頻器的時(shí)隙、連接紙的概念運(yùn)用到中壓變頻器控制領(lǐng)域。增加了系統(tǒng)的可變性，自由性和方便性。設(shè)計(jì)了具有系統(tǒng)組態(tài)功能的模塊化軟件，其中著重對(duì)控制軟件中的幾個(gè)重要功能進(jìn)行了分析討論。這些重要功能模塊有：控制字和狀態(tài)字、順序控制、V/f曲線、給定積分器、基于電壓補(bǔ)償?shù)妮敵鲎詣?dòng)穩(wěn)壓算法、通訊功能等。 中壓變頻器在實(shí)驗(yàn)室設(shè)計(jì)為6kV/22kW試驗(yàn)系統(tǒng)，實(shí)際設(shè)計(jì)為6kV/400kW的變頻系統(tǒng)裝置。本文給出了實(shí)驗(yàn)室調(diào)試結(jié)果及分析。實(shí)驗(yàn)結(jié)果表明，該中壓變頻器能夠安全、穩(wěn)定地運(yùn)行。
上傳時(shí)間： 2013-04-24
上傳用戶：mingaili888
河北工業(yè)大學(xué)碩士學(xué)位論文 論文研究在 ARM920T硬件平臺(tái)以及Linux軟件平臺(tái)上， 通過構(gòu)建完整的嵌入式Linux系統(tǒng)并移植多媒體播放器MPlayer，完成一款具有轉(zhuǎn)儲(chǔ)功能的MP4播放器。在這個(gè)過程中研究了Linux系統(tǒng)移植、探索了USB驅(qū)動(dòng)程序、學(xué)習(xí)了文件系統(tǒng)的構(gòu)建并完成了多媒體播 放器 MPlayer 的移植，最終實(shí)現(xiàn)了一款基于嵌入式 Linux 軟件平臺(tái)具有轉(zhuǎn)儲(chǔ)功能的 MP4 播放器，使得 MP4 播放器可以通過 USB 接口對(duì)可移動(dòng)硬盤上的信息進(jìn)行操作。通過該研究過程構(gòu)建了嵌入式軟件系統(tǒng)，以實(shí)現(xiàn)更好的系統(tǒng)性能，最重要的是可以在實(shí)踐基礎(chǔ)上增加對(duì)系統(tǒng)移植和驅(qū)動(dòng)開發(fā)理論的理解并積累豐富的系統(tǒng)移植經(jīng)驗(yàn)，以促進(jìn)我們?nèi)ダ斫廛浖_ 發(fā)項(xiàng)目及其與目標(biāo)硬件移植和優(yōu)化的關(guān)系。
上傳時(shí)間： 2013-07-08
上傳用戶：sclyutian
隨著二十一世紀(jì)的到來(lái)，人類進(jìn)入了后PC時(shí)代。在這一階段，嵌入式技術(shù)得到了飛速發(fā)展和廣泛應(yīng)用。目前，嵌入式技術(shù)及其產(chǎn)品已廣泛應(yīng)用于智能家用電器、智能建筑、儀器儀表、通訊產(chǎn)品、工業(yè)控制、掌上型電腦、各種智能IC卡的應(yīng)用等等。將嵌入式系統(tǒng)應(yīng)用于多媒體移動(dòng)終端，充分發(fā)揮了嵌入式系統(tǒng)的低功耗、集成度高、可擴(kuò)充能力強(qiáng)等特點(diǎn)，可以達(dá)到集移動(dòng)、語(yǔ)音、圖像等各種功能于一身的效果。基于以上背景，本文提出了一種基于嵌入式Linux的多媒體播放器設(shè)計(jì)方案。 本文首先詳細(xì)分析了ARM體系結(jié)構(gòu)，研究了嵌入式Linux操作系統(tǒng)在ARM9微處理器的移植技術(shù)，包括交叉編譯環(huán)境的建立、引導(dǎo)裝載程序應(yīng)用、移植嵌入式Linux內(nèi)核及建立根文件系統(tǒng)，并且實(shí)現(xiàn)了嵌入式Linux到EP9315開發(fā)板的移植。 由于嵌入式系統(tǒng)本身硬件條件的限制，常用在PC機(jī)的圖形用戶界面GUI系統(tǒng)不適合在其上運(yùn)行。為此，本文選擇了Qt/Embedded作為研究對(duì)象，在對(duì)其體系結(jié)構(gòu)等方面進(jìn)行研究基礎(chǔ)上，實(shí)現(xiàn)了Qt/Embedded到EP9315開發(fā)板的移植，完成了嵌入式圖形用戶界面開發(fā)，使得系統(tǒng)擁有良好的操作界面。 針對(duì)現(xiàn)今MP3文件格式廣泛流行的特點(diǎn)，本文設(shè)計(jì)了MP3播放器。在深入研究了MP3文件編碼原理的基礎(chǔ)上，詳細(xì)論述了播放器的設(shè)計(jì)過程，沒有使用硬件解碼方案，采用了軟件解碼，降低了系統(tǒng)開發(fā)成本：在視頻播放方面，本文實(shí)現(xiàn)了Linux系統(tǒng)下的通用媒體播放器——Mplayer到EP9315開發(fā)板的移植。通過對(duì)音頻數(shù)據(jù)輸出的研究，解決了Mplayer播放聲音不正常的問題，實(shí)現(xiàn)了一個(gè)集音樂和視頻播放于一體的嵌入式多媒體播放系統(tǒng)。 最后，總結(jié)了論文所做的工作，指出了嵌入式多媒體播放器所需要進(jìn)一步解決和完善的問題。
上傳時(shí)間： 2013-04-24
上傳用戶：梧桐
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時(shí)支持短距離和長(zhǎng)距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱?chǎng)合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來(lái)實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢(shì)必會(huì)增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對(duì)UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢(shì)，提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法，利用硬件描述語(yǔ)言來(lái)編制UART的各個(gè)子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長(zhǎng)度以及奇偶校驗(yàn)方式，還有多種中斷源、中斷優(yōu)先級(jí)、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場(chǎng)合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計(jì)過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對(duì)各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-08-02
上傳用戶：rocketrevenge
隨著信息時(shí)代的到來(lái)，用戶對(duì)數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號(hào)經(jīng)信道傳輸后，到達(dá)接收端不可避免地會(huì)受到干擾而出現(xiàn)信號(hào)失真。因此需要采用差錯(cuò)控制技術(shù)來(lái)檢測(cè)和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS（Reed—Solomon）碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對(duì)固定，性能強(qiáng)，不但可以糾正隨機(jī)差錯(cuò)，而且對(duì)突發(fā)錯(cuò)誤的糾錯(cuò)能力也很強(qiáng)，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲(chǔ)系統(tǒng)中，以滿足對(duì)數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計(jì)一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價(jià)值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識(shí)，重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語(yǔ)言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計(jì)了一種便于硬件實(shí)現(xiàn)的脈動(dòng)關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時(shí)延時(shí)更小。 本論文設(shè)計(jì)了C++仿真平臺(tái)，并與HDL代碼結(jié)果進(jìn)行了對(duì)比驗(yàn)證。Verilog HDL代碼經(jīng)過modelsim仿真驗(yàn)證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時(shí)序分析，綜合軟件為QUATURSⅡ V8．0。驗(yàn)證及測(cè)試表明，本設(shè)計(jì)在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時(shí)傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：思琦琦
移動(dòng)無(wú)線信道特性對(duì)移動(dòng)通信系統(tǒng)性能具有重要影響，移動(dòng)信道建模和仿真對(duì)移動(dòng)通信系統(tǒng)的研發(fā)具有重要意義。因此，對(duì)移動(dòng)信道建模與仿真進(jìn)行研究，具有重要的理論意義和實(shí)際應(yīng)用價(jià)值。 本文從無(wú)線電波的傳播特點(diǎn)出發(fā)，分析了無(wú)線電波的傳播模型和描述信道特性的主要參數(shù)，重點(diǎn)分析了移動(dòng)小尺度衰落模型；結(jié)合無(wú)線電波傳輸環(huán)境的特點(diǎn)，研究了平坦衰落信道和頻率選擇性信道的特點(diǎn)，設(shè)計(jì)了基于FPGA的移動(dòng)無(wú)線信道仿真器，同時(shí)給予了軟硬件驗(yàn)證。 本文從衰落的數(shù)學(xué)模型角度研究了信道傳輸特性，以及各項(xiàng)參數(shù)對(duì)信道特性的影響。主要做了以下幾個(gè)方面的工作： 1.簡(jiǎn)要介紹了無(wú)線電通信的發(fā)展史及信道建模與仿真的意義；論述了信道對(duì)無(wú)線信號(hào)主要的三類影響：自由空間的路徑損失、陰影衰落、多徑衰落；分析了無(wú)線通信傳播環(huán)境，移動(dòng)無(wú)線通信信道仿真的基本模型，同時(shí)介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實(shí)現(xiàn)方法。 2.對(duì)移動(dòng)無(wú)線信道特性進(jìn)行了Matlab仿真，對(duì)仿真結(jié)果進(jìn)行了對(duì)比分析，對(duì)影響信道特性的主要參數(shù)設(shè)置進(jìn)行了分析仿真。 3.設(shè)計(jì)了一種基于FPGA的移動(dòng)無(wú)線信道仿真器，并對(duì)實(shí)現(xiàn)該仿真器的關(guān)鍵技術(shù)和實(shí)現(xiàn)方法進(jìn)行了分析。該信道仿真器能夠?qū)崟r(shí)模擬窄帶信號(hào)條件下無(wú)線信道的主要特點(diǎn)，如多徑時(shí)延、多普勒頻移、瑞利衰落等，其主要的技術(shù)指標(biāo)達(dá)到了設(shè)計(jì)要求。該模擬器結(jié)構(gòu)簡(jiǎn)單，參數(shù)可調(diào)，易于擴(kuò)展，通用性強(qiáng)，可以部分或全部集成到處于研制階段的接收機(jī)中，以便于性能測(cè)試，也可應(yīng)用于教學(xué)實(shí)踐。
標(biāo)簽： FPGA 移動(dòng) 無(wú)線信道
上傳時(shí)間： 2013-04-24
上傳用戶：suxuan110425
MPEG-2是MPEG組織在1994年為了高級(jí)工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn)，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn)，也是未來(lái)十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究?jī)?nèi)容，建立系統(tǒng)級(jí)設(shè)計(jì)方案，設(shè)計(jì)FPGA原型芯片，并在FPGA系統(tǒng)中驗(yàn)證視頻解碼芯片的功能。最后在0.18微米工藝下實(shí)現(xiàn)ASIC的前端設(shè)計(jì)。完成的主要工作包括以下幾個(gè)方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計(jì)，采用了自頂而下的設(shè)計(jì)方法，實(shí)現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點(diǎn)，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實(shí)現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實(shí)現(xiàn)了具體模塊的設(shè)計(jì)：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計(jì)中提出了特有的解碼方式；在可變長(zhǎng)模塊中的變長(zhǎng)數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實(shí)現(xiàn)，大大減少了變長(zhǎng)數(shù)據(jù)解碼的時(shí)間；IQ、IDCT模塊采用流水的設(shè)計(jì)方法，減少數(shù)據(jù)計(jì)算的時(shí)間：運(yùn)動(dòng)補(bǔ)償模塊，針對(duì)模塊數(shù)據(jù)運(yùn)算量大和訪問幀存儲(chǔ)器頻繁的特點(diǎn)，采用四個(gè)插值單元同時(shí)處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來(lái)加快運(yùn)動(dòng)補(bǔ)償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來(lái)驗(yàn)證模塊的功能正確性。最后用FPGA開發(fā)板實(shí)現(xiàn)了解碼系統(tǒng)的原型芯片驗(yàn)證，取得了良好的解碼效果。 整個(gè)設(shè)計(jì)采用Verilog HDL語(yǔ)言描述，通過了現(xiàn)場(chǎng)可編程門陣列(FPGA)的原型驗(yàn)證，并采用SIMC0.18μm工藝單元庫(kù)完成了該電路的邏輯綜合。經(jīng)過實(shí)際視頻碼流測(cè)試，本文設(shè)計(jì)可以達(dá)到MPEG-2視頻主類主級(jí)的實(shí)時(shí)解碼的技術(shù)要求。
上傳時(shí)間： 2013-07-27
上傳用戶：ice_qi
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場(chǎng)，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對(duì)象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲(chǔ)單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲(chǔ)中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長(zhǎng)的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)RTL級(jí)電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺(tái)，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
隨著數(shù)字時(shí)代的到來(lái)，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無(wú)線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來(lái)，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場(chǎng)占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào)，AD9857實(shí)現(xiàn)對(duì)四路I/Q信號(hào)的調(diào)制，輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國(guó)內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國(guó)內(nèi)國(guó)際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國(guó)內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡(jiǎn)單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測(cè)試、電路測(cè)試及系統(tǒng)指標(biāo)測(cè)試。 最終系統(tǒng)指標(biāo)測(cè)試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國(guó)標(biāo)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：sn2080395
視頻監(jiān)控一直是人們關(guān)注的應(yīng)用技術(shù)熱點(diǎn)之一，它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺(tái)、銀行、商場(chǎng)等場(chǎng)合。在視頻圖像監(jiān)控系統(tǒng)中，經(jīng)常需要對(duì)多路視頻信號(hào)進(jìn)行實(shí)時(shí)監(jiān)控，如果每一路視頻信號(hào)都占用一個(gè)監(jiān)視器屏幕，則會(huì)大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號(hào)合成一路在監(jiān)視器顯示，是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計(jì)的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設(shè)計(jì)與實(shí)現(xiàn)。 本文對(duì)視頻圖像畫面分割技術(shù)進(jìn)行了分析，完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設(shè)計(jì)；系統(tǒng)采用Xilinx公司的FPGA作為核心控制器，設(shè)計(jì)了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數(shù)字電路集成在一起，電路結(jié)構(gòu)簡(jiǎn)潔，具有較好的穩(wěn)定性和靈活性；在硬件電路平臺(tái)基礎(chǔ)上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數(shù)據(jù)提取模塊，圖像存儲(chǔ)控制模塊和圖像合成模塊的設(shè)計(jì)，首先，由攝像頭采集四路模擬視頻信號(hào)，經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號(hào)后送入異步FIFO緩沖。然后，根據(jù)畫面分割需要進(jìn)行視頻圖像數(shù)據(jù)抽取，并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲(chǔ)到圖像存儲(chǔ)器。最后，按照數(shù)字視頻圖像的數(shù)據(jù)格式，將四路視頻圖像合成一路編碼輸出，實(shí)現(xiàn)了四路視頻圖像分割的功能。從而驗(yàn)證了電路設(shè)計(jì)和分割方法的正確性。 本文通過由FPGA實(shí)現(xiàn)多路視頻圖像的采集、存儲(chǔ)和合成等邏輯控制功能，I2C總線對(duì)兩片視頻解碼器進(jìn)行動(dòng)態(tài)配置等方法，實(shí)現(xiàn)四路視頻圖像的輪流采集、存儲(chǔ)和圖像的合成，提高了系統(tǒng)集成度，并可根據(jù)系統(tǒng)需要修改設(shè)計(jì)和進(jìn)一步擴(kuò)展功能，同時(shí)提高了系統(tǒng)的靈活性。
上傳時(shí)間： 2013-04-24
上傳用戶：gundan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
