隨著計算機技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個領(lǐng)域。同時，F(xiàn)PGA單片規(guī)模的不斷擴大，在FPGA芯片內(nèi)部實現(xiàn)復(fù)雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時分復(fù)用和無損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時傳輸8路以上視頻信號。系統(tǒng)在總體設(shè)計時，確定了基于FPGA的設(shè)計方案，采用ADI公司的AD9280和AD9708芯片實現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實現(xiàn)系統(tǒng)的時分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設(shè)計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發(fā)板和視頻擴展板上完成了系統(tǒng)的硬件調(diào)試與驗證工作，實驗證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個領(lǐng)域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現(xiàn)，利用FPGA的并行處理優(yōu)勢，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強、調(diào)試方便、抗干擾能力強、易于升級等特點。
標(biāo)簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：gzming
在3G移動通信網(wǎng)絡(luò)建設(shè)中，如何實現(xiàn)密集城區(qū)的無線網(wǎng)絡(luò)覆蓋是目前基站的發(fā)展方向。目前網(wǎng)絡(luò)覆蓋理念的核心思想就把傳統(tǒng)宏基站的基帶處理和射頻部分分離，分成基帶處理單元和射頻拉遠(yuǎn)單元兩個設(shè)備，這樣既節(jié)省空間、降低設(shè)置成本，又提高了組網(wǎng)效率。本文研究的數(shù)字收發(fā)機用于WCDMA基站系統(tǒng)的射頻拉遠(yuǎn)單元中，實現(xiàn)移動通信網(wǎng)中射頻信號的傳輸工作。 數(shù)字收發(fā)機主要由射頻處理部分、模數(shù)/數(shù)模轉(zhuǎn)換部分、數(shù)字上下變頻處理部分、接口轉(zhuǎn)換以及數(shù)字光模塊組成。本文研究的重點是數(shù)字上下變頻處理部分。設(shè)計采用軟件無線電的架構(gòu)和FPGA技術(shù)，所設(shè)計的數(shù)字上下變頻部分可以在不修改硬件電路的基礎(chǔ)上只需修改軟件部分的參數(shù)則可實現(xiàn)多種頻率的變頻處理，極大地降低了開發(fā)成本，且縮短了開發(fā)周期。 根據(jù)系統(tǒng)設(shè)計的設(shè)計要求，以及現(xiàn)有芯片使用情況比較，本文選用Altera公司的：FPGA芯片，應(yīng)用公司提供的Dspbuilder作為系統(tǒng)級的開發(fā)工具，應(yīng)用Quartus Ⅱ作為綜合、布局布線工具實現(xiàn)數(shù)字上下變頻處理部分設(shè)計。 本文的主要研究工作包括以下幾個部分： (1)對數(shù)字收發(fā)機的整體結(jié)構(gòu)進行分析研究，確定數(shù)字收發(fā)機的實現(xiàn)結(jié)構(gòu)和各個部分的功能； (2)通過對數(shù)字上下變頻的相關(guān)理論的研究，分析出數(shù)字上下變頻的結(jié)構(gòu)、實現(xiàn)方法及性能； (3)通過對數(shù)控振蕩器、CIC濾波器、FIR濾波器進行理論研究、內(nèi)部實現(xiàn)結(jié)構(gòu)以及性能分析，得出具體的參數(shù)和仿真實現(xiàn)結(jié)構(gòu)； (4)使用FPGA中的IP核技術(shù)來實現(xiàn)數(shù)字上下變頻，利用Matlab中Dspbuilder提供的IP核分別進行NCO、CIC、FIR的仿真工作；并得出數(shù)字上下變頻的總體仿真實現(xiàn)結(jié)果； (5)對高速收發(fā)通道進行了研究和設(shè)計，根據(jù)系統(tǒng)的要求給出了數(shù)據(jù)幀結(jié)構(gòu)，并采用Altera的第三代FPGA產(chǎn)品Stratix Ⅱ GX系列芯片實現(xiàn)了數(shù)字收發(fā)機的信號的串并/并串的接口轉(zhuǎn)換。為后續(xù)繼續(xù)研究工作奠定基礎(chǔ)。
標(biāo)簽： FPGA 數(shù)字 收發(fā)機 信號處理
上傳時間： 2013-06-21
上傳用戶：zhuo0008
對于 LED 光源來說，調(diào)光也是比其他熒光燈、節(jié)能燈、高壓 鈉燈等更容易實現(xiàn)，所以更應(yīng)該在各種類型的 LED燈具中加上調(diào)光的功能
標(biāo)簽： LED 調(diào)光 分 設(shè)計實例
上傳時間： 2013-05-17
上傳用戶：qweqweqwe
三維彩色信息獲取系統(tǒng)目的是獲取對象的三維空間坐標(biāo)和顏色信息。它是計算機視覺研究的重要內(nèi)容，也是當(dāng)前信息科學(xué)研究中的一個重要熱點。 本文首先介紹了三維信息獲取技術(shù)的意義和實時可重構(gòu)三維激光彩色信息獲取系統(tǒng)總體方案。該方案合理劃分了系統(tǒng)的圖像處理任務(wù)，充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統(tǒng)結(jié)構(gòu)及其工作原理和系統(tǒng)工作時序。 本文還研究了圖像處理系統(tǒng)中的數(shù)字邏輯設(shè)計，總結(jié)出了較完整、規(guī)范化的設(shè)計流程和方法，介紹了從圖像處理算法到可編程邏輯器件的規(guī)范化映射方法，總結(jié)了在視頻系統(tǒng)中的高級設(shè)計技巧，包括并行流水線技術(shù)和循環(huán)結(jié)構(gòu)的硬件實現(xiàn)方式等。 為了說明提出的設(shè)計方法，本文分析了基于自適應(yīng)閾值的結(jié)構(gòu)光條紋中心的方向模板快速檢測算法的硬件實現(xiàn)。該算法是把自適應(yīng)閾值法與可變方向模板法相結(jié)合，具有穩(wěn)定性好、精度高、計算簡單、數(shù)據(jù)存儲量小、實現(xiàn)速度快的特點，此外，該方法有利于硬件快速實現(xiàn)。實踐證明這種方法是實用的、有效的。 本文的重點在于研制了具有完全自主知識產(chǎn)權(quán)的實時可重構(gòu)三維激光彩色信息獲取系統(tǒng)中視頻圖像處理專用集成電路。該集成電路是實現(xiàn)系統(tǒng)快速算法的核心，使用現(xiàn)場可編程器FPGA器件EPlK50實現(xiàn)提取激光線、提取人頭輪廓線和提取中心顏色線算法；該集成電路還要實現(xiàn)系統(tǒng)所需的控制邏輯。控制部分包括將視頻采集輸出端口信號轉(zhuǎn)化為RGB真彩色信號的數(shù)據(jù)鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統(tǒng)需要的其它信號控制模塊。提出提取輪廓線快速算法，即由FPGA處理器與主機交互式共同快速完成提取人頭正側(cè)影輪廓線算法。該專用集成電路研制是整個實時可重構(gòu)三維激光彩色信息獲取系統(tǒng)實現(xiàn)的關(guān)鍵。
標(biāo)簽：
上傳時間： 2013-07-23
上傳用戶：lguotao
隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片，在電子設(shè)計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。 最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達到了國標(biāo)的要求。
上傳時間： 2013-07-05
上傳用戶：leehom61
1992年5月，JoeMitola首次明確提出了軟件無線電的概念。軟件無線電將模塊化、標(biāo)準(zhǔn)化的硬件單元連接構(gòu)成硬件平臺，通過軟件加載實現(xiàn)各種無線通信功能。端到端重配置技術(shù)是在軟件無線電的基礎(chǔ)上發(fā)展起來的，該技術(shù)使通信系統(tǒng)不僅具有重配置的能力，還能提供一體化的重配置管理架構(gòu)，實現(xiàn)聯(lián)合無線資源管理和網(wǎng)絡(luò)規(guī)劃。端到端重配置技術(shù)已經(jīng)成為軟件無線電的發(fā)展趨勢。 寬帶無線接入(BWA，BroadbandWirelessAccess)是當(dāng)前通信界研究的熱點之一，而WiMax和WiFi是BWA中最熱門的兩個技術(shù)，所以本文選擇了IEEE802.16-2004與IEEE802.11a，設(shè)計了基于其物理層標(biāo)準(zhǔn)的可重配置OFDM基帶系統(tǒng)。它們均采用正交頻分復(fù)用技術(shù)(OFDM，OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004與IEEE802.11a物理層標(biāo)準(zhǔn)，結(jié)合Altera公司提供的FPGA開發(fā)工具QuartusⅡ、Mentor公司仿真工具ModelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基帶系統(tǒng)的FPGA設(shè)計。該設(shè)計中，對FPGA進行重新配置，實現(xiàn)了802.16-2004與802.11a兩種技術(shù)的完全重配置；通過選擇不同的參數(shù)來調(diào)用不同子模塊，實現(xiàn)802.16-2004與802.11a內(nèi)部不同調(diào)制技術(shù)的局部重配置。該可重配置基帶系統(tǒng)核心的FFT/IFFT。模塊采用基4按頻率抽取及Cordic算法，消除乘法運算，有利于FPGA實現(xiàn)；在802.16-2004系統(tǒng)中，選取了基于前導(dǎo)序列的符號同步算法，在FPGA中實現(xiàn)。最后使用開發(fā)軟件、綜合軟件以及仿真軟件分析了系統(tǒng)的性能并給出了系統(tǒng)的性能指標(biāo)。
標(biāo)簽： OFDM FPGA 可重配置 基帶系統(tǒng)
上傳時間： 2013-05-19
上傳用戶：branblackson
在超深亞微米技術(shù)工藝下，布局成為超大規(guī)模集成電路物理設(shè)計中至關(guān)重要的一步。由于現(xiàn)場可編程門陣列(Field Programable Gate Array，F(xiàn)PGA)布線資源的預(yù)先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標(biāo)，從FPGA芯片結(jié)構(gòu)和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結(jié)構(gòu)模型及布局模型，并且給出了該模型的數(shù)學(xué)計算公式；提出將元件之間的層次距離轉(zhuǎn)化為線長的方法，實現(xiàn)了基于線網(wǎng)模型的高精度布局算法：提出利用矩形的對角線元件之間層次來代替線長，從而達到優(yōu)化線長的同時提高布通率的快速布局算法。實驗結(jié)果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學(xué)術(shù)芯片測試案例上取得了較理想的布局實驗效果，為下一步的布線工作建立了良好的基礎(chǔ)接口，并且完成了初始布線的工作。本FPGA結(jié)構(gòu)模型的提出和布局算法的實現(xiàn)也都為工業(yè)界提供了借鑒價值。
上傳時間： 2013-04-24
上傳用戶：nbdedu
基于過采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號轉(zhuǎn)換為高精度的模擬信號(大于等于16位)。采用這一架構(gòu)進行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點，例如極低的失配噪聲和更高的可靠性，便于實現(xiàn)嵌入式集成等，最重要的是可以得到其他DAC結(jié)構(gòu)所無法達到的精度和動態(tài)范圍。在高精度測量，音頻轉(zhuǎn)換，汽車電子等領(lǐng)域有著廣泛的應(yīng)用價值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實現(xiàn)了一個具有高精度的數(shù)模轉(zhuǎn)換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現(xiàn)方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數(shù)據(jù)，具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在，高階∑-△調(diào)制器的設(shè)計與實現(xiàn)存在較大的難度。本文綜合大量文獻中的經(jīng)驗原則和方法，闡述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計流程；并據(jù)此設(shè)計了達到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實現(xiàn)結(jié)構(gòu)。分析表明，與其他常見的∑-△調(diào)制器實現(xiàn)結(jié)構(gòu)相比，本方案具有結(jié)構(gòu)簡單、運算單元少等優(yōu)點；此外在同樣信號采樣率下，調(diào)制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯(lián)組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設(shè)計中采用了CSD編碼，使結(jié)構(gòu)得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結(jié)構(gòu)，讓使用者能夠方便地控制過采樣比和調(diào)制器階數(shù)。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現(xiàn)對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調(diào)制器的重構(gòu)，則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創(chuàng)新之處。 目前，該過采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實現(xiàn)和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特數(shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設(shè)計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設(shè)計軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉(zhuǎn)換的控制，對16種狀態(tài)機的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點，設(shè)計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設(shè)計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設(shè)計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓，將端口電路設(shè)計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負(fù)載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達到170mA，而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅(qū)動電流達到200mA,而xilinx4006e的CMOS驅(qū)動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設(shè)計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強大。
上傳時間： 2013-06-03
上傳用戶：aa54
可調(diào)恒壓恒流維修電源制作，適合一般初學(xué)者制作使用
標(biāo)簽： 30 恒壓 可調(diào)穩(wěn)壓電源 恒流
上傳時間： 2013-05-21
上傳用戶：xhz1993
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
