隨著數(shù)字視頻廣播的發(fā)展，觀眾將會面對越來越多綜合或?qū)ｉT頻道的選擇，欣賞到更高品質(zhì)，更多服務(wù)的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購買，制作而承受更高的成本，單純的廣告收入已經(jīng)不夠。要求對用戶收取一定的收視費(fèi)用，而另一方面，調(diào)查也顯示用戶是愿意預(yù)付一定費(fèi)用以獲得更好服務(wù)的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務(wù)實(shí)施接入控制，決定一個數(shù)字接受設(shè)備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術(shù)要求既能使用戶自由選擇收看節(jié)目又能保護(hù)廣播業(yè)者的利益，確算只有已支付了或即將支付費(fèi)用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中，CA系統(tǒng)無疑將成為發(fā)展新服務(wù)的必需條件。但是在不同的運(yùn)營商可能會使用不同的CA系統(tǒng)，在不同的CA系統(tǒng)之間進(jìn)行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設(shè)備中應(yīng)集成相應(yīng)的解擾模塊。在我國國家標(biāo)準(zhǔn)--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細(xì)的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)?？梢哉f，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統(tǒng)的目的和組成，F(xiàn)PGA的結(jié)構(gòu)和原理，優(yōu)勢。然后介紹了利用FPGA來實(shí)現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結(jié)構(gòu)，軟件仿真，劃分硬件模塊，硬件性能分析，驗(yàn)證平臺構(gòu)建，硬件實(shí)現(xiàn)等。 然后對以上各個部分做詳細(xì)的闡述。同時為了指導(dǎo)FPGA設(shè)計(jì)，給出了FPGA的結(jié)構(gòu)和原理與FPGA設(shè)計(jì)的基本原則、設(shè)計(jì)的基本技巧、設(shè)計(jì)的基本流程； 最后給出了該加擾系統(tǒng)的測試與驗(yàn)證方法以及驗(yàn)證和測試結(jié)果。
上傳時間： 2013-06-22
上傳用戶：chongchong2016
–越來越高的效率及功率密度的要求–輸出電壓必須越來越低，輸出電流越來越高–可以支持預(yù)偏壓操作–快速的瞬態(tài)響應(yīng)
上傳時間： 2013-06-15
上傳用戶：wmwai1314
本文采用基于運(yùn)動補(bǔ)償?shù)乃惴?對去隔行系統(tǒng)及其FPGA設(shè)計(jì)作了深入的研究.該系統(tǒng)包括三個關(guān)鍵模塊運(yùn)動估計(jì)模塊是去隔行系統(tǒng)的設(shè)計(jì)重點(diǎn),設(shè)計(jì)為雙向運(yùn)動估計(jì),采用菱形快速搜索算法,主要分為計(jì)算和控制兩大部分.計(jì)算部分為SAD計(jì)算模塊,采用累加樹和流水線技術(shù);控制部分根據(jù)菱形搜索算法的第三步搜索的特點(diǎn),對比較模塊、SAD暫存器等模塊做了具體的設(shè)計(jì).對于運(yùn)動補(bǔ)償模塊采用雙向補(bǔ)償?shù)乃惴?補(bǔ)償精度為半像素.根據(jù)半像素點(diǎn)的位置將運(yùn)動補(bǔ)償計(jì)算分為四個狀態(tài),并通過對四個狀態(tài)計(jì)算特點(diǎn)的分析設(shè)計(jì)了加法器的結(jié)構(gòu)復(fù)用.同時基于視頻數(shù)據(jù)處理的需要,設(shè)計(jì)了四個具有雙體存儲結(jié)構(gòu)的內(nèi)部緩存器,由FPGA內(nèi)部的嵌入式陣列塊實(shí)現(xiàn).根據(jù)運(yùn)動估計(jì)模塊和運(yùn)動補(bǔ)償模塊的計(jì)算特點(diǎn),分別對緩存器的結(jié)構(gòu)、讀寫時序和列序號控制進(jìn)行設(shè)計(jì),有效提高了數(shù)據(jù)的存取效率.本文對于這三個去隔行系統(tǒng)的關(guān)鍵模塊都給出了RTL級設(shè)計(jì)和模塊的功能仿真,并在最后一章中給出了去隔行系統(tǒng)的FPGA設(shè)計(jì).
上傳時間： 2013-06-11
上傳用戶：han_zh
很不錯的，對設(shè)計(jì)高頻變壓器的時候，有些朋友也許會有用的。
標(biāo)簽： 變壓器
上傳時間： 2013-07-23
上傳用戶：manlian
隨著微處理器的發(fā)展，現(xiàn)代數(shù)字儀表發(fā)展迅速，功能不斷增強(qiáng)。目前，數(shù)字儀表正朝著集成化、智能化、高精度、微功耗、高可靠性發(fā)展。人們對數(shù)字儀表的設(shè)計(jì)和性能指標(biāo)也提出了更高的要求，ARM相對于單片機(jī)具有更強(qiáng)的處理能力和更好的處理效果，為高精度、智能化儀表的設(shè)計(jì)提供了一種新的途徑。 論文首先介紹了國內(nèi)外數(shù)字儀表的發(fā)展情況，并對常見的數(shù)字儀表進(jìn)行了分類，分析了影響數(shù)字儀表性能的主要因素。綜合數(shù)字儀表的性能特點(diǎn)并考慮實(shí)現(xiàn)成本，論文提出了一種基于ARM的五位半分辨率數(shù)字儀表設(shè)計(jì)方案，并詳細(xì)介紹了儀表的總體設(shè)計(jì)思路、硬件電路設(shè)計(jì)、軟件設(shè)計(jì)及數(shù)據(jù)處理方法。該設(shè)計(jì)采用LPC2148芯片為處理核心，使用VFD（真空熒光顯示器）作為儀表人機(jī)界面，界面友好且無視角誤差；考慮到在某些現(xiàn)場條件惡劣的情況下也能對數(shù)字儀表讀數(shù)進(jìn)行觀測，采用LabVIEW7.1設(shè)計(jì)了上位機(jī)顯示界面；構(gòu)建了一個基于LPC2148的開發(fā)平臺，基于平臺設(shè)計(jì)了一款具有五位半分辨率的數(shù)字儀表，實(shí)現(xiàn)了電壓、電流、電阻等測量功能，同時設(shè)計(jì)了溫度讀取、實(shí)時時鐘計(jì)時、SD卡數(shù)據(jù)存儲等功能，為儀表的智能化設(shè)計(jì)奠定了基礎(chǔ)。 通過對該數(shù)字儀表運(yùn)行情況進(jìn)行記錄，并對記錄的大量數(shù)據(jù)進(jìn)行分析，結(jié)果表明：所設(shè)計(jì)的數(shù)字儀表能穩(wěn)定顯示，其精度和顯示分辨率均達(dá)到五位半精度的要求。
上傳時間： 2013-07-20
上傳用戶：ligong
隨著電力電子技術(shù)的發(fā)展，模塊化程度低、缺乏靈活性、設(shè)計(jì)復(fù)雜、標(biāo)準(zhǔn)化程度低等因素日益成為制約其發(fā)展的瓶頸。而電力電子結(jié)構(gòu)塊（PEBB）正是為解決以上問題而提出的方法。因此研究利用PEBB來組建功率變換器具有一定的優(yōu)勢和重要的意義。 本文將電子技術(shù)和計(jì)算機(jī)技術(shù)等領(lǐng)域先進(jìn)的、成熟的集成相關(guān)的技術(shù)應(yīng)用于電力電子系統(tǒng)集成中，對電力電子系統(tǒng)集成中的操作系統(tǒng)、分布式控制技術(shù)和通信技術(shù)進(jìn)行了研究。 將電力電子系統(tǒng)進(jìn)行結(jié)構(gòu)劃分，分為PEBB功率部分和通用控制部分。對于功率部分，采用分立元件設(shè)計(jì)了一個半橋PEBB，包括主電路、保護(hù)電路、驅(qū)動電路、吸收電路和濾波電路等。在分析和對比了各種通信接口后選擇具有“即插即用”功能的通用串行接口（USB）做為PEBB的數(shù)字通信接口。對于通用控制部分，選用具有高性價比的ARM7芯片S3C44B0X做為核心處理單元，輔以相應(yīng)的外圍電路。采用USB主機(jī)控制芯片使其具有類似USB主機(jī)的功能，實(shí)現(xiàn)與PEBB的通信和方便“即插即用”的管理。在軟件設(shè)計(jì)上引入實(shí)時操作系統(tǒng)UC/OS-Ⅱ，采用多任務(wù)系統(tǒng)的形式，滿足電力電子操作系統(tǒng)實(shí)時性的要求。然后，用兩個半橋PEBB和一個通用控制器組成了一個單相全橋電壓逆變器，分析和解決PEBB之間的同步等問題。最后給出并分析了實(shí)驗(yàn)結(jié)果。 通過上述工作，驗(yàn)證了PEBB對解決當(dāng)前電力電子技術(shù)系統(tǒng)集成問題的可行性，為后續(xù)研究打下基礎(chǔ)。
上傳時間： 2013-07-12
上傳用戶：weddps
數(shù)字視頻監(jiān)控系統(tǒng)是一門集計(jì)算機(jī)技術(shù)、通信技術(shù)和數(shù)字視頻技術(shù)于一體的綜合系統(tǒng)，它充分利用大規(guī)模集成電路和網(wǎng)絡(luò)的科技成果，體積小巧、性能穩(wěn)定、通訊便利，被廣泛應(yīng)用于交通、銀行、醫(yī)院、視頻會議、無人監(jiān)控等諸多領(lǐng)域。 本系統(tǒng)基于ARM微處理器平臺，移植嵌入式Linux操作系統(tǒng)，并完成視頻采集、壓縮、傳輸?shù)热蝿?wù)。為降低產(chǎn)品成本，系統(tǒng)采用ARM9微處理器S3C2410作為主處理器，以USB攝像頭作為視頻采集設(shè)備，用軟件對視頻數(shù)據(jù)進(jìn)行MPEG—4壓縮。 論文首先從整體上分析了嵌入式數(shù)字視頻監(jiān)控系統(tǒng)的總體設(shè)計(jì)方案，給出了硬件框架和軟件體系。其次在ARM硬件平臺成功構(gòu)建了armlinux嵌入式系統(tǒng)，包括引導(dǎo)程序Bootloader的設(shè)計(jì)、修改配置Linux內(nèi)核以及制作JFFS2文件系統(tǒng)，完成USB數(shù)碼攝像頭的驅(qū)動。在應(yīng)用程序開發(fā)過程中，設(shè)計(jì)了基于Video4Linux的視頻采集程序，采用mmap(內(nèi)存映射)方式截取圖片，分析了MPEG—4編碼模型XVID程序中的運(yùn)動估計(jì)部分，研究了半像素快速搜索算法，從而減少了搜索點(diǎn)數(shù)提高了運(yùn)算速度。最后利用開源JRTPLIB庫實(shí)現(xiàn)視頻數(shù)據(jù)流的RTP傳送。 整個設(shè)計(jì)是在S3C2410硬件平臺上進(jìn)行的，采用2.4.18版本的Linux內(nèi)核。其中MPEG—4編碼優(yōu)化測試是在ARMDeveloperSuite(ADS)version1.2中完成的。 本課題為在ARM平臺實(shí)現(xiàn)數(shù)字視頻監(jiān)控的設(shè)計(jì)做了有益的探索性嘗試，對今后進(jìn)一步完成遠(yuǎn)程嵌入式視頻監(jiān)控系統(tǒng)的設(shè)計(jì)有著積極的意義。
標(biāo)簽： ARM 嵌入式 數(shù)字視頻監(jiān)控 技術(shù)研究
上傳時間： 2013-06-10
上傳用戶：shawvi
protel原理圖 H橋電機(jī)驅(qū)動器 特點(diǎn)：5-7V低電壓供電，帶升壓電路產(chǎn)生12V以上柵極驅(qū)動電壓，兩片so-8小體積mos管半橋驅(qū)動芯片保證驅(qū)動效果 本電路已應(yīng)用到多個直流電機(jī)驅(qū)動板上，最大驅(qū)
標(biāo)簽： H-Bridge
上傳時間： 2013-06-02
上傳用戶：zhuoying119
隨著國內(nèi)工業(yè)化、數(shù)字化的迅速發(fā)展，嵌入式開發(fā)在IT行業(yè)中的重要性越來越顯著。嵌入式開發(fā)領(lǐng)域?qū)Ξa(chǎn)品的功能性、穩(wěn)定性、實(shí)時性等方面的要求也越來越高。 采用嵌入式實(shí)時操作系統(tǒng)作為開發(fā)平臺，以高性能的嵌入式處理器為工業(yè)控制等領(lǐng)域的主控制器可以有效地提高系統(tǒng)的可靠性、實(shí)時性、和軟件編程的靈活性。在嵌入式處理器方面，ARM構(gòu)架已經(jīng)在高性能、低功耗、低成本的嵌入式領(lǐng)域里占領(lǐng)先地位。而在嵌入式操作系統(tǒng)方面，適合國內(nèi)發(fā)展方向的解決方案以及系統(tǒng)基礎(chǔ)結(jié)構(gòu)方面并不理想。首先，國外成熟的嵌入式實(shí)時操作系統(tǒng)大都成本高、結(jié)構(gòu)復(fù)雜，不適合強(qiáng)實(shí)時應(yīng)用；其次，因大部分實(shí)時操作系統(tǒng)不公開源碼，使開發(fā)的產(chǎn)品存在安全隱患。而類似μC/OS-II的小型強(qiáng)實(shí)時嵌入式操作系統(tǒng)內(nèi)核雖然具有低成本、易控制、小規(guī)模、高性能等特性，但這類系統(tǒng)的基礎(chǔ)較為薄弱，面臨產(chǎn)品化和商業(yè)化還有一定的距離。 本文針對這種情況，結(jié)合現(xiàn)有的操作系統(tǒng)內(nèi)核理論及嵌入式強(qiáng)實(shí)時系統(tǒng)的特殊需求，特別是對μC/OS-Ⅱ的研究分析基礎(chǔ)上，面向強(qiáng)實(shí)時應(yīng)用，設(shè)計(jì)、構(gòu)造了一種適合在32位ARM處理器環(huán)境下使用的內(nèi)核。這樣做的目的是為了提供一個基礎(chǔ)牢固、值得信賴的基本平臺。 本文研究工作主要集中在以下幾個方面： 針對嵌入式環(huán)境中高效、簡潔、易擴(kuò)展、易剪裁的要求，對內(nèi)核體系結(jié)構(gòu)框架進(jìn)行了設(shè)計(jì)。內(nèi)核整體上采用分層結(jié)構(gòu)，在各層中采用功能相對獨(dú)立的模塊：在最底層借鑒微核的原理，只提供最基本的功能模塊。 針對系統(tǒng)快速和穩(wěn)定的實(shí)時響應(yīng)能力需求，為IRQ中斷建立了統(tǒng)一的中斷入口，采用合理的半嵌套工作方式；保留FIQ為不可屏蔽中斷，在快速反應(yīng)場合使用；引入中斷分段處理機(jī)制解決中斷和任務(wù)的ITC機(jī)制共享，需要硬保護(hù)機(jī)制相互協(xié)調(diào)所引起的硬保護(hù)機(jī)制被隱性地泛濫使用問題。 針對應(yīng)用提出的系統(tǒng)行為的可預(yù)測性需求，在調(diào)度算法方面采用基于優(yōu)先級位圖的搶占閾值調(diào)度算法，提高了處理器的利用率和任務(wù)集合的可調(diào)度性，減少了內(nèi)核存儲開銷；在共享資源訪問控制方面，以優(yōu)先級天花板協(xié)議為依據(jù)，使用互斥事件解決優(yōu)先級反轉(zhuǎn)和死鎖問題的發(fā)生。 為了保障系統(tǒng)的強(qiáng)實(shí)時性能，本文還對內(nèi)核的時鐘管理、內(nèi)存管理等方面進(jìn)行了設(shè)計(jì)。最后，通過實(shí)時性能測試，結(jié)果表明該實(shí)時內(nèi)核有很好的強(qiáng)實(shí)時特性。
標(biāo)簽： ARM 嵌入式 內(nèi)核設(shè)計(jì)
上傳時間： 2013-04-24
上傳用戶：alia
本文以電子不停車收費(fèi)系統(tǒng)課題為背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實(shí)現(xiàn)無線功能的軟件無線電技術(shù)在理論和實(shí)用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實(shí)現(xiàn)，即實(shí)現(xiàn)了中頻發(fā)射機(jī)和接收機(jī)一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標(biāo)要求對數(shù)字收發(fā)機(jī)方案進(jìn)行設(shè)計(jì)，確定了適合不停車收費(fèi)系統(tǒng)的全數(shù)字發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機(jī)和接收機(jī)的理論，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結(jié)果和測試結(jié)果分析。
標(biāo)簽： DQPSK FPGA 全數(shù)字 中頻
上傳時間： 2013-07-18
上傳用戶：saharawalker
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
