并口ISP下載線軟件及說明 初學者很好的練手用的.
上傳時間： 2013-04-24
上傳用戶：chfanjiang
串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信
上傳時間： 2013-05-20
上傳用戶：netwolf
本書主要闡述設計射頻與微波功率放大器所需的理論、方法、設計技巧，以及將分析計算與計算機輔助設計相結合的優化設計方法。這些方法提高了設計效率，縮短了設計周期。本書內容覆蓋非線性電路設計方法、非線性主動設備建模、阻抗匹配、功率合成器、阻抗變換器、定向耦合器、高效率的功率放大器設計、寬帶功率放大器及通信系統中的功率放大器設計。 本書適合從事射頻與微波動功率放大器設計的工程師、研究人員及高校相關專業的師生閱讀。 作者簡介 Andrei Grebennikov是M／A—COM TYCO電子部門首席理論設計工程師，他曾經任教于澳大利亞Linz大學、新加坡微電子學院、莫斯科通信和信息技術大學。他目前正在講授研究班課程，在該班上，本書作為國際微波年會論文集。 目錄 第1章 雙口網絡參數 1.1 傳統的網絡參數 1.2 散射參數 1.3 雙口網絡參數間轉換 1.4 雙口網絡的互相連接 1.5 實際的雙口電路 1.5.1 單元件網絡 1.5.2 π形和T形網絡 1.6 具有公共端口的三口網絡 1.7 傳輸線 參考文獻 第2章 非線性電路設計方法 2.1 頻域分析 2.1.1 三角恒等式法 2.1.2 分段線性近似法 2.1.3 貝塞爾函數法 2.2 時域分析 2.3 NewtOn.Raphscm算法 2.4 準線性法 2.5 諧波平衡法 參考文獻 第3章 非線性有源器件模型 3.1 功率MOSFET管 3.1.1 小信號等效電路 3.1.2 等效電路元件的確定 3.1.3 非線性I—V模型 3.1.4 非線性C.V模型 3.1.5 電荷守恒 3.1.6 柵一源電阻 3.1.7 溫度依賴性 3.2 GaAs MESFET和HEMT管 3.2.1 小信號等效電路 3.2.2 等效電路元件的確定 3.2.3 CIJrtice平方非線性模型 3.2.4 Curtice.Ettenberg立方非線性模型 3.2.5 Materka—Kacprzak非線性模型 3.2.6 Raytheon(Statz等)非線性模型 3.2.7 rrriQuint非線性模型 3.2.8 Chalmers(Angek)v)非線性模型 3.2.9 IAF(Bemth)非線性模型 3.2.10 模型選擇 3.3 BJT和HBT汀管 3.3.1 小信號等效電路 3.3.2 等效電路中元件的確定 3.3.3 本征z形電路與T形電路拓撲之間的等效互換 3.3.4 非線性雙極器件模型 參考文獻 第4章 阻抗匹配 4.1 主要原理 4.2 Smith圓圖 4.3 集中參數的匹配 4.3.1 雙極UHF功率放大器 4.3.2 M0SFET VHF高功率放大器 4.4 使用傳輸線匹配 4.4.1 窄帶功率放大器設計 4.4.2 寬帶高功率放大器設計 4.5 傳輸線類型 4.5.1 同軸線 4.5.2 帶狀線 4.5.3 微帶線 4.5.4 槽線 4.5.5 共面波導 參考文獻 第5章 功率合成器、阻抗變換器和定向耦合器 5.1 基本特性 5.2 三口網絡 5.3 四口網絡 5.4 同軸電纜變換器和合成器 5.5 wilkinson功率分配器 5.6 微波混合橋 5.7 耦合線定向耦合器 參考文獻 第6章 功率放大器設計基礎 6.1 主要特性 6.2 增益和穩定性 6.3 穩定電路技術 6.3.1 BJT潛在不穩定的頻域 6.3.2 MOSFET潛在不穩定的頻域 6.3.3 一些穩定電路的例子 6.4 線性度 6.5 基本的工作類別：A、AB、B和C類 6.6 直流偏置 6.7 推挽放大器 6.8 RF和微波功率放大器的實際外形 參考文獻 第7章 高效率功率放大器設計 7.1 B類過激勵 7.2 F類電路設計 7.3 逆F類 7.4 具有并聯電容的E類 7.5 具有并聯電路的E類 7.6 具有傳輸線的E類 7.7 寬帶E類電路設計 7.8 實際的高效率RF和微波功率放大器 參考文獻 第8章 寬帶功率放大器 8.1 Bode—Fan0準則 8.2 具有集中元件的匹配網絡 8.3 使用混合集中和分布元件的匹配網絡 8.4 具有傳輸線的匹配網絡 8.5 有耗匹配網絡 8.6 實際設計一瞥 參考文獻 第9章 通信系統中的功率放大器設計 9.1 Kahn包絡分離和恢復技術 9.2 包絡跟蹤 9.3 異相功率放大器 9.4 Doherty功率放大器方案 9.5 開關模式和雙途徑功率放大器 9.6 前饋線性化技術 9.7 預失真線性化技術 9.8 手持機應用的單片cMOS和HBT功率放大器 參考文獻
上傳時間： 2013-04-24
上傳用戶：W51631
51串口計算器，可以幫助大家很快計算串口相關數據如波特率
上傳時間： 2013-04-24
上傳用戶：zzy7826
串口控件使用說明 本程序使用VC6.0的通用串口控件MSCOMM32.OCX來對發送到串口的數據進行采集處理。主要使用方法 串口設置：m_Comm.SetSettings(“波特率，校驗方式，數據位數，停止位數”) 取串口數據：m_Comm.GetInput() 你只首先要確定一個mscomm32.ocx控件在system目錄下并且該控件已經被windows注冊，本程序才能正常運行。
上傳時間： 2013-04-24
上傳用戶：aappkkee
是電力電子技術，是這方面的泰斗極人物王兆安寫的，有很大的參考價值
標簽： 兆
上傳時間： 2013-06-19
上傳用戶：黃華強
FPGA串口協議程序（VHDL語言實現），利用串口調試助手
上傳時間： 2013-07-10
上傳用戶：zhyiroy
玩轉51單片機的串口通訊.pdf玩轉51單片機的串口通訊.pdf
上傳時間： 2013-05-18
上傳用戶：jjq719719
隨著電子技術的快速發展，各種電子設備對時間精度的要求日益提升。在衛星發射、導航、導彈控制、潛艇定位、各種觀測、通信等方面，時鐘同步技術都發揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統來說，中心主站需要對來自于不同采集設備的采集數據進行匯總和分析，得到各個采集點對同一事件的采集時間差異，通過對該時間差異的分析，最終做出對事件的準確判斷。如果分布式采集系統中的各個采集設備不具有統一的時鐘基準，那么得到的各個采集時間差異就不能反映出實際情況，中心主站也無法準確地對事件進行分析和判斷，甚至得出錯誤的結論。因此，時鐘同步是分布式采集系統正常運作的必要前提。 目前國內外時鐘同步領域常用的技術有GPS授時技術，鎖相環技術和IRIG-B 碼等。GPS授時技術雖然精度高，抗干擾性強，但是由于需要專用的GPS接收機，若單純使用GPS 授時技術做時鐘同步，就需要在每個采集點安裝接收機，成本較高。鎖相環是一種讓輸出信號在頻率和相位上與輸入參考信號同步的技術，輸出信號的時鐘準確度和穩定性直接依賴于輸入參考信號。IRIG-B 碼是一種信息量大，適合傳輸的時間碼，但是由于其時間精度低，不適合應用于高精度時鐘同步的系統。基于上述分析，本文結合這三種常用技術，提出了一種基于FPGA的分布式采集系統時鐘同步控制技術。該技術既保留了GPS 授時的高精確度和高穩定性，又具備IRIG-B時間碼易傳輸和低成本的特性，為分布式采集系統中的時鐘同步提供了一種新的解決方案。 本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T，通過對GPS芯片串行時間信息解碼，獲得準確的UTC時間，并實現了分布式采集系統中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統具有統一的高精度數據采集時鐘，本論文采用了數模混合的鎖相環技術，將GPS 接收芯片輸出的高精度秒信號作為參考基準，生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準時標志與GPS 秒信號同步，提高了IRIG-B 碼的時間精度。在分布式采集系統中，IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統一，節約了各點布設GPS 接收機的高昂成本。最后，通過PC104總線對時鐘同步控制卡進行了數據讀取和測試，通過實驗結果的分析，提出了改進方案。實驗表明，改進后的時鐘同步控制方案具有很高的時鐘同步精度，對時鐘同步技術有著重大的推進意義！
上傳時間： 2013-08-05
上傳用戶：lz4v4
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
