C51單片機實現液晶秒表以及簡單計算器 電路是一個51最小系統,沒有采用總線方式,而簡單的連線方式,上有4*4矩陣鍵盤,一數碼管,89S51單片機,串口下載線,數碼管顯示鎖存芯片\蜂鳴器\1602液晶. 代碼已經調試成功過,可以實現時間的調整.4*4矩陣鍵盤,第一排前三列是實現小時\分鐘\秒的加.第二排前三列是實現小時\分鐘\秒的減.當然還可以通過設置矩陣鍵盤的鍵值,來實現加\減\乘\除四則運算,由數碼管顯示參與運算的數字以及最終的運算結果.
上傳時間： 2015-08-17
上傳用戶：cursor
本次課程設計主要實現的是對LED、步進電機和喇叭的控制。步進電機的工作原理是將電脈沖信號轉換成角位移的一種機電式數模轉換器。步進電機旋轉的角位移與輸入脈沖的個數成正比；步進電機的轉速與輸入脈沖的頻率成正比；步進電機的轉動方向與輸入脈沖對繞組加電的順序有關
上傳時間： 2015-08-19
上傳用戶：youmo81
數值分析中的歐拉算法 本文建立在數值分析的理論基礎上，能夠在Matlab環境中運行，給出了理論分析、程序清單以及計算結果。更重要的是，還有詳細的對算法的框圖說明。首先運用Romberg積分方法對給出定積分進行積分，然後對得到的結果用插值方法，分別求出Lagrange插值多項式和Newton插值多項式，再運用最小二乘法的思想求出擬合多項式，最後對這些不同類型多項式進行比較，找出它們各自的優劣。
上傳時間： 2013-12-18
上傳用戶：yoleeson
本書介紹了JavssciPt的程序設計技術。書中從最基本的Javascr加編程概念談起， 詳細介紹了J帥她的中可使用的各種對象，討論了如何用J帥SciPt操作HTML文檔 中的各個元素，從而獲得更靈活、交互性更強的web頁，接著說明了多媒體的處理技術， 最后介紹了Javascdpt與JaM、cGI、肋等工具的結合技術以及JsMscr加的未來。本書 循序漸進，幾乎覆蓋了Ja陰scr加編程的各個細節，并且包含大量新穎實用的示例，以及 Jav：sc6pt中各種結構、對象和函數的詳細說明，具有很好的參考價值。
上傳時間： 2015-09-13
上傳用戶：wanqunsheng
分區表備份器 miniTO 源碼 現傳上源碼...希望能對正學習DOS,WINDOWS,磁盤和編程者有點幫助... 內含純DOS,WIN32控制臺和WIN32 GUI三個版本.它們生成的備份文件可以在任何版本中使用. WIN32 GUI版本暫使用備份功能(其他模塊也都已全部寫好,全是完整的,現在僅開啟備份功能),如果想使用還原替換和比較功能,可自行打開調用的開關或加幾句調用的代碼就可以了, 一會兒我再把它們加上去,... (在WIN,打印功能是不能使用直接使用DOS的代碼的,要把它們先送到編輯框的緩沖區再顯示的...有興趣的也可自己弄...) 因剛剛從DOS代碼轉寫成WIN,程序提示還沒有完全改寫成WIN的,printf()等還留在里面,不過對編譯沒有影響,有時間可以改寫掉, 因時間關系,沒有詳細的注釋,不過在寫的時候,變量名字基本是根據其功能起的,所以,對程序的代碼思路還是不難理解的
上傳時間： 2015-10-05
上傳用戶：戀天使569
JavaScript語法手冊，內容為瞭解JavaScript語法,例如：變數的宣告、流程、迴圈控制...等等。
標簽： JavaScript 手冊
上傳時間： 2014-01-15
上傳用戶：zhouchang199
代入法的啟發示搜索 我的代碼實現是：按照自然語言各字母出現頻率的大小從高到低（已經有人作國統計分析了）先生成一張字母出現頻率統計表（A）--------(e),(t,a,o,i,n,s,h,r),(d,l),(c,u,m,w,f,g,y,p,b),(v,k,j,x,q,z) ，再對密文字母計算頻率，并按頻率從高到低生成一張輸入密文字母的統計表（B），通過兩張表的對應關系，不斷用A中的字母去替換B中的字母，搜索不成功時就回退，在這里回朔是一個關鍵。
上傳時間： 2015-10-24
上傳用戶：wanqunsheng
數字通信系統的設計及其性能和所傳輸的數字信號的統計特性有關。所謂 加擾技術，就是不增加多余度而擾亂信號，改變數字信號的統計特性，使其近 似于白噪聲統計特性的一種技術。這種技術的基礎是建立在反饋移位寄存器序 列（偽隨機序列）理論之上的。解擾是加擾的逆過程，恢復原始的數字信號。 如果數字信號具有周期性，則信號頻譜為離散的譜線，由于電路的非線 性，在多路通信系統中，這些譜線對相鄰信道的信號造成串擾。而短周期信號 經過擾碼器后，周期序列變長，譜線頻率變低，產生的非線性分量落入相鄰信 道之外，因此干擾減小。 在有些數字通信設備中，從碼元“0”和“1”的交變點提取定時信息，若 傳輸的數字信號中經常出現長的“1”或“0”游程，將影響位同步的建立和保 持。而擾碼器輸出的周期序列有足夠多的“0”、“1”交變點，能夠保證同步 定時信號的提取。
上傳時間： 2014-01-23
上傳用戶：star_in_rain
應用vhdl語言進行加法器的設計，比較器的設計，隨著vhdl語言的應用越來越廣泛，其重要性也更加明確。希望對大家有所幫助。
上傳時間： 2015-11-11
上傳用戶：gut1234567
用verlog語言編的一些基礎實驗,適合于FPGA/CPLD的初學者。內容包括8位優先編碼器，乘法器，除法器，多路選擇器，二進制轉BCD碼，加法器，減法器等等。
上傳時間： 2013-12-29
上傳用戶：siguazgb
