隨著HDL Hardware Description Language 硬件描述語(yǔ)言語(yǔ)言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫(huà)原理圖連線等工作解脫開(kāi)來(lái)能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來(lái)越多的工程師不關(guān)心自己的電路實(shí)現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語(yǔ)言描述電路時(shí)腦袋里沒(méi)有任何電路概念或者非常模糊也不清楚自己寫(xiě)的代碼綜合出來(lái)之后是什么樣子映射到芯片中又會(huì)是什么樣子有沒(méi)有充分利用到FPGA的一些特殊資源遇到問(wèn)題立刻想到的是換速度更快容量更大的FPGA器件導(dǎo)致物料成本上升更為要命的是由于不了解器件結(jié)構(gòu)更不了解與器件結(jié)構(gòu)緊密相關(guān)的設(shè)計(jì)技巧過(guò)分依賴綜合等工具工具不行自己也就束手無(wú)策導(dǎo)致問(wèn)題遲遲不能解決從而嚴(yán)重影響開(kāi)發(fā)周期導(dǎo)致開(kāi)發(fā)成本急劇上升 目前我們的設(shè)計(jì)規(guī)模越來(lái)越龐大動(dòng)輒上百萬(wàn)門(mén)幾百萬(wàn)門(mén)的電路屢見(jiàn)不鮮同時(shí)我們所采用的器件工藝越來(lái)越先進(jìn)已經(jīng)步入深亞微米時(shí)代而在對(duì)待深亞微米的器件上我們的設(shè)計(jì)方法將不可避免地發(fā)生變化要更多地關(guān)注以前很少關(guān)注的線延時(shí)我相信ASIC設(shè)計(jì)以后也會(huì)如此此時(shí)如果我們不在設(shè)計(jì)方法設(shè)計(jì)技巧上有所提高是無(wú)法面對(duì)這些龐大的基于深亞微米技術(shù)的電路設(shè)計(jì)而且現(xiàn)在的競(jìng)爭(zhēng)越來(lái)越激勵(lì)從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯(cuò)誤認(rèn)識(shí)開(kāi)始從FPGA器件結(jié)構(gòu)出發(fā)以速度路徑延時(shí)大小和面積資源占用率為主題描述在FPGA設(shè)計(jì)過(guò)程中應(yīng)當(dāng)注意的問(wèn)題和可以采用的設(shè)計(jì)技巧本文對(duì)讀者的技能基本要求是熟悉數(shù)字電路基本知識(shí)如加法器計(jì)數(shù)器RAM等熟悉基本的同步電路設(shè)計(jì)方法熟悉HDL語(yǔ)言對(duì)FPGA的結(jié)構(gòu)有所了解對(duì)FPGA設(shè)計(jì)流程比較了解
標(biāo)簽： Xilinx FPGA 華為 高級(jí)技巧
上傳時(shí)間： 2015-01-02
上傳用戶：refent
數(shù)字與模擬電路設(shè)計(jì)技巧IC與LSI的功能大幅提升使得高壓電路與電力電路除外，幾乎所有的電路都是由半導(dǎo)體組件所構(gòu)成，雖然半導(dǎo)體組件高速、高頻化時(shí)會(huì)有EMI的困擾，不過(guò)為了充分發(fā)揮半導(dǎo)體組件應(yīng)有的性能，電路板設(shè)計(jì)與封裝技術(shù)仍具有決定性的影響。 模擬與數(shù)字技術(shù)的融合由于IC與LSI半導(dǎo)體本身的高速化，同時(shí)為了使機(jī)器達(dá)到正常動(dòng)作的目的，因此技術(shù)上的跨越競(jìng)爭(zhēng)越來(lái)越激烈。雖然構(gòu)成系統(tǒng)的電路未必有clock設(shè)計(jì)，但是毫無(wú)疑問(wèn)的是系統(tǒng)的可靠度是建立在電子組件的選用、封裝技術(shù)、電路設(shè)計(jì)與成本，以及如何防止噪訊的產(chǎn)生與噪訊外漏等綜合考慮。機(jī)器小型化、高速化、多功能化使得低頻/高頻、大功率信號(hào)/小功率信號(hào)、高輸出阻抗/低輸出阻抗、大電流/小電流、模擬/數(shù)字電路，經(jīng)常出現(xiàn)在同一個(gè)高封裝密度電路板，設(shè)計(jì)者身處如此的環(huán)境必需面對(duì)前所未有的設(shè)計(jì)思維挑戰(zhàn)，例如高穩(wěn)定性電路與吵雜(noisy)性電路為鄰時(shí)，如果未將噪訊入侵高穩(wěn)定性電路的對(duì)策視為設(shè)計(jì)重點(diǎn)，事后反復(fù)的設(shè)計(jì)變更往往成為無(wú)解的夢(mèng)魘。模擬電路與高速數(shù)字電路混合設(shè)計(jì)也是如此，假設(shè)微小模擬信號(hào)增幅后再將full scale 5V的模擬信號(hào)，利用10bit A/D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào)，由于分割幅寬祇有4.9mV，因此要正確讀取該電壓level并非易事，結(jié)果造成10bit以上的A/D轉(zhuǎn)換器面臨無(wú)法順利運(yùn)作的窘境。另一典型實(shí)例是使用示波器量測(cè)某數(shù)字電路基板兩點(diǎn)相隔10cm的ground電位，理論上ground電位應(yīng)該是零，然而實(shí)際上卻可觀測(cè)到4.9mV數(shù)倍甚至數(shù)十倍的脈沖噪訊(pulse noise)，如果該電位差是由模擬與數(shù)字混合電路的grand所造成的話，要測(cè)得4.9 mV的信號(hào)根本是不可能的事情，也就是說(shuō)為了使模擬與數(shù)字混合電路順利動(dòng)作，必需在封裝與電路設(shè)計(jì)有相對(duì)的對(duì)策，尤其是數(shù)字電路switching時(shí)，ground vance noise不會(huì)入侵analogue ground的防護(hù)對(duì)策，同時(shí)還需充分檢討各電路產(chǎn)生的電流回路(route)與電流大小，依此結(jié)果排除各種可能的干擾因素。以上介紹的實(shí)例都是設(shè)計(jì)模擬與數(shù)字混合電路時(shí)經(jīng)常遇到的瓶頸，如果是設(shè)計(jì)12bit以上A/D轉(zhuǎn)換器時(shí)，它的困難度會(huì)更加復(fù)雜。
標(biāo)簽： 數(shù)字 模擬電路 設(shè)計(jì)技巧
上傳時(shí)間： 2014-02-12
上傳用戶：wenyuoo
各種plc電纜，PLC編程電纜制作 大全。
上傳時(shí)間： 2013-11-08
上傳用戶：shaojie2080
教你如何制作小型渦輪噴氣發(fā)動(dòng)機(jī)
標(biāo)簽： 如何制作 噴氣發(fā)動(dòng)機(jī) 渦輪
上傳時(shí)間： 2013-10-21
上傳用戶：fqscfqj
PLC編程理論算法及技巧
上傳時(shí)間： 2013-10-12
上傳用戶：s藍(lán)莓汁
三菱系列PLC人機(jī)連接線制作圖紙
上傳時(shí)間： 2013-11-04
上傳用戶：chendawei
遙控航空模型制作詳細(xì)圖文解是通過(guò)51控制航模的舵機(jī)。從而自制航模。
上傳時(shí)間： 2013-10-24
上傳用戶：瀟湘書(shū)客
工程資源管理器 如何創(chuàng)建和使用 LabVIEW 中的 LLB 文件 如何使用 VI 的重入屬性（Reentrant） 用戶自定義控件中 Control, Type Def. 和 Strict Type Def. 的區(qū)別 調(diào)整控件和函數(shù)面板的首選項(xiàng) 在文件夾下直接創(chuàng)建新的 VI 圖標(biāo)編輯器上的鼠標(biāo)雙擊技巧 第二章：簡(jiǎn)單程序結(jié)構(gòu) 順序結(jié)構(gòu) 選擇結(jié)構(gòu) 事件結(jié)構(gòu) 循環(huán)結(jié)構(gòu) 定時(shí)結(jié)構(gòu) 緩存重用結(jié)構(gòu) LabVIEW 中的泛型容器 第三章：控件、常量和運(yùn)算 LabVIEW 中的數(shù)字型數(shù)據(jù) 1 - 控件和常量 LabVIEW 中的數(shù)字型數(shù)據(jù) 2 - 運(yùn)算 LabVIEW 中的數(shù)字型數(shù)據(jù) 3 - 數(shù)值的單位 第四章：常用的程序結(jié)構(gòu) 幾種簡(jiǎn)單的測(cè)試程序流程模型 用 LabVIEW 編寫(xiě) Wizard 類型的應(yīng)用程序 1 (LabVIEW 6.1 之前) 用 LabVIEW 編寫(xiě) Wizard 類型的應(yīng)用程序 2 (LabVIEW 6.1 ~ 7.1) 用 LabVIEW 編寫(xiě) Wizard 類型的應(yīng)用程序 3 (LabVIEW 8.0) 用 LabVIEW 編寫(xiě) Wizard 類型的應(yīng)用程序 4 (LabVIEW 8.2 之后) 在 LabVIEW 中使用常量定義 多態(tài) VI 全局變量 傳引用 第五章：調(diào)試 LabVIEW 的調(diào)試環(huán)境 斷點(diǎn)和探針 其它常用調(diào)試工具和方法 LabVIEW 代碼中常見(jiàn)的錯(cuò)誤 查看一段代碼的運(yùn)行時(shí)間 如何調(diào)試 LabVIEW 調(diào)用的 DLL 第六章：深入理解 LabVIEW G 語(yǔ)言 LabVIEW 是編譯型語(yǔ)言還是解釋型語(yǔ)言 數(shù)據(jù)流驅(qū)動(dòng)的編程語(yǔ)言 傳值和傳引用 VI 中的數(shù)據(jù)空間 第七章：編寫(xiě)優(yōu)美的代碼 用戶界面設(shè)計(jì) 1 用戶界面設(shè)計(jì) 2 - 界面的一致性 用戶界面設(shè)計(jì) 3 - 界面元素的關(guān)聯(lián) 用戶界面設(shè)計(jì) 4 - 幫助和反饋信息 Caption 和 Label 的書(shū)寫(xiě)規(guī)范 隱藏程序框圖上的大個(gè) Cluster 制作不規(guī)則圖形的子VI圖標(biāo) 第八章：編寫(xiě)高效率的代碼 LabVIEW 程序的內(nèi)存優(yōu)化 1 LabVIEW 程序的內(nèi)存優(yōu)化 2 - 子 VI 的優(yōu)化 LabVIEW 程序中的線程 1 - LabVIEW 是自動(dòng)多線程語(yǔ)言 LabVIEW 程序中的線程 2 - LabVIEW 的執(zhí)行系統(tǒng) LabVIEW 程序中的線程 3 - 線程的優(yōu)先級(jí) LabVIEW 程序中的線程 4 - 動(dòng)態(tài)連接庫(kù)函數(shù)的線程 LabVIEW 的運(yùn)行效率 1 - 找到程序運(yùn)行速度的瓶頸 LabVIEW 的運(yùn)行效率 2 - 程序慢在哪里 LabVIEW 對(duì)多核 CPU 的支持 第九章：VI 服務(wù) VI Server （VI 服務(wù)） 后臺(tái)任務(wù) 在 LabVIEW 中實(shí)現(xiàn) VI 的遞歸調(diào)用 VB ｓｃｒｉｐｔ 打開(kāi)一個(gè)VI 第十章：調(diào)用動(dòng)態(tài)鏈接庫(kù) 動(dòng)態(tài)鏈接庫(kù)導(dǎo)入工具 CLN 的配置選項(xiàng) 簡(jiǎn)單數(shù)據(jù)類型參數(shù)的設(shè)置 結(jié)構(gòu)型參數(shù)的設(shè)置 作為函數(shù)返回值的字符串為什么不用在 VI 中先分配內(nèi)存 LabVIEW 中對(duì) C 語(yǔ)言指針的處理 調(diào)試 LabVIEW 調(diào)用的 DLL 第十一章：面向?qū)ο缶幊蹋↙VOOP） 利用 LabVIEW 工程庫(kù)實(shí)現(xiàn)面向?qū)ο缶幊?模塊接口 API 的兩種設(shè)計(jì)方案 LabVIEW 對(duì)面向?qū)ο蟮闹С?面向?qū)ο笈c數(shù)據(jù)流驅(qū)動(dòng)的結(jié)合 LabVIEW 中的類 第十二章：XControl 一個(gè) XControl 的實(shí)例 用 XControl 實(shí)現(xiàn)面向組件的編程 第十三章：項(xiàng)目管理
標(biāo)簽： LabVIEW
上傳時(shí)間： 2013-11-01
上傳用戶：ruixue198909
萬(wàn)用電表使用技巧與實(shí)例
標(biāo)簽： 萬(wàn)用電表
上傳時(shí)間： 2014-04-30
上傳用戶：huaidan
特權(quán)制作的USB-Blaster全部相關(guān)資料 詳細(xì)資料
標(biāo)簽： USB-Blaster
上傳時(shí)間： 2013-10-18
上傳用戶：wangyi39
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
