亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

內(nèi)核通信

  • ISE新建工程及使用IP核步驟詳解

    ISE新建工程及使用IP核步驟詳解

    標(biāo)簽: ISE IP核 工程

    上傳時(shí)間: 2013-11-18

    上傳用戶:peterli123456

  • ISE_IP核創(chuàng)建教程及DDR3_ip核使用注意事項(xiàng)

    ISE_IP核創(chuàng)建教程及DDR3_ip核使用注意事項(xiàng)

    標(biāo)簽: ISE_IP DDR ip 教程

    上傳時(shí)間: 2013-11-11

    上傳用戶:lmeeworm

  • 基于Xilinx+FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)-程序

    《基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)》附帶的代碼

    標(biāo)簽: Xilinx FPGA OFDM 通信系統(tǒng)

    上傳時(shí)間: 2014-01-10

    上傳用戶:15501536189

  • 基于NiosII軟核處理器的步進(jìn)電機(jī)接口設(shè)計(jì)

        NiosII軟核處理器是Altera公司開發(fā),基于FPGA操作平臺(tái)使用的一款高速處理器,為了適應(yīng)高速運(yùn)動(dòng)圖像采集,提出了一種基于NiosII軟核處理的步進(jìn)電機(jī)接口設(shè)計(jì),使用verilog HDL語言完成該接口設(shè)計(jì),最后通過QuartusII軟件,給出了實(shí)驗(yàn)仿真結(jié)果。

    標(biāo)簽: NiosII 軟核處理器 步進(jìn)電機(jī) 接口設(shè)計(jì)

    上傳時(shí)間: 2014-12-28

    上傳用戶:jiwy

  • 基于FPGA的DDS IP核設(shè)計(jì)方案

    以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設(shè)計(jì),并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟核Nios II,構(gòu)成可編程片上系統(tǒng)(SOPC),利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號(hào)源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成,利用 SOPC技術(shù),在一片 FPGA 芯片上實(shí)現(xiàn)了整個(gè)信號(hào)源的硬件開發(fā)平臺(tái),達(dá)到既簡(jiǎn)化電路設(shè)計(jì)、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。

    標(biāo)簽: FPGA DDS IP核 設(shè)計(jì)方案

    上傳時(shí)間: 2013-11-06

    上傳用戶:songkun

  • 用FPGA實(shí)現(xiàn)RS485通信接口芯片

    在點(diǎn)對(duì)多點(diǎn)主從通信系統(tǒng)中,需要合適的接口形式和通信協(xié)議實(shí)現(xiàn)主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標(biāo)準(zhǔn)接口形式。當(dāng)選擇主從多點(diǎn)同步通信方式時(shí),工作過程與幀格式符合HDLC/SDLC協(xié)議。介紹了采用VHDL 語言在FPGA 上實(shí)現(xiàn)的以HDLC/ SDLC 協(xié)議控制為基礎(chǔ)的RS - 485 通信接口芯片。實(shí)驗(yàn)表明,這種接口芯片操作簡(jiǎn)單、體積小、功耗低、可靠性高,極具實(shí)用價(jià)值。

    標(biāo)簽: FPGA 485 RS 通信接口

    上傳時(shí)間: 2013-11-02

    上傳用戶:zhf01y

  • 基于Actel FPGA的CoreFFT應(yīng)用

    CoreFFT 是Actel 公司提供的基于Actel FPGA 結(jié)構(gòu)優(yōu)化的微秒級(jí)FFT 運(yùn)算軟核,為客戶提供功能強(qiáng)大和高效的DSP 解決方案。CoreFFT 應(yīng)用于Actel 以Flash 和反熔絲技術(shù)為基礎(chǔ)的現(xiàn)場(chǎng)可編程門陣列(FPGA)器件,專為講求高可靠性的應(yīng)用場(chǎng)合而設(shè)計(jì),如雷達(dá)、地面和高空通信、聲學(xué)、石油和醫(yī)療信號(hào)處理等,應(yīng)用于需要耐受高溫并對(duì)固件錯(cuò)誤和輻射有免疫能力的場(chǎng)合。CoreFFT 可生成專為Actel FPGA 而優(yōu)化的軟核,進(jìn)行FFT 變換,將信號(hào)從時(shí)域轉(zhuǎn)移至頻域,從而分析信號(hào)的頻譜構(gòu)成。

    標(biāo)簽: CoreFFT Actel FPGA

    上傳時(shí)間: 2014-01-17

    上傳用戶:hj_18

  • 基于FPGA的多通道HDLC通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

    為了滿足某測(cè)控平臺(tái)的設(shè)計(jì)要求,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心,包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測(cè)試結(jié)果表明,系統(tǒng)通訊速度為1 Mb/s,并且工作穩(wěn)定,目前該設(shè)計(jì)已經(jīng)成功應(yīng)用于某樣機(jī)中。

    標(biāo)簽: FPGA HDLC 多通道 通信

    上傳時(shí)間: 2013-11-25

    上傳用戶:王成林。

  • 基于PWM技術(shù)的紅外語音通信系統(tǒng)設(shè)計(jì)

    制作紅外通信

    標(biāo)簽: PWM 紅外 系統(tǒng)設(shè)計(jì) 語音通信

    上傳時(shí)間: 2014-01-03

    上傳用戶:manlian

  • 一種用排隊(duì)論指導(dǎo)的CAN總線語音通信系統(tǒng)設(shè)計(jì)

    針對(duì)傳統(tǒng)語音通信系統(tǒng)存在的地址編碼繁雜、通信模式單一、難于維護(hù)的缺陷,設(shè)計(jì)了一款適用于工業(yè)現(xiàn)場(chǎng)的多功能語音通信系統(tǒng)。在排隊(duì)論的基礎(chǔ)上,對(duì)CAN總線語音通信系統(tǒng)進(jìn)行了理論分析,重點(diǎn)介紹了CAN總線的軟硬件設(shè)計(jì)。對(duì)系統(tǒng)的性能測(cè)試結(jié)果表明,系統(tǒng)的CAN幀丟失率<0.5‰,語音質(zhì)量能通過主觀試聽和客觀測(cè)試,整體系統(tǒng)工作良好。

    標(biāo)簽: CAN 總線 語音通信 系統(tǒng)設(shè)計(jì)

    上傳時(shí)間: 2014-12-28

    上傳用戶:aa54

主站蜘蛛池模板: 兴国县| 大庆市| 汶上县| 常州市| 滁州市| 林西县| 弋阳县| 临湘市| 龙江县| 沾益县| 慈溪市| 澄江县| 石屏县| 定西市| 贺兰县| 上蔡县| 新营市| 互助| 崇仁县| 太保市| 诏安县| 盐津县| 紫阳县| 三门县| 扎赉特旗| 恭城| 秭归县| 海门市| 莱州市| 乌兰县| 故城县| 福清市| 汉川市| 黎城县| 法库县| 客服| 胶南市| 会同县| 大方县| 银川市| 平阴县|