用C語言編寫的在Simulink環(huán)境下對3相交流逆變器進行數(shù)值仿真的S函數(shù)源代碼。該仿真源代碼的一個獨特之處就是：利用全新的數(shù)學(xué)模型能夠?qū)δ孀兤飨嚅g換流的動態(tài)過程進行仿真，這是目前其它同類模型中絕對沒有的獨特支出，可以用來精確仿真永磁無刷直流電機轉(zhuǎn)矩的動態(tài)特性，執(zhí)行效率很高。
上傳時間： 2015-09-19
上傳用戶：shus521
一個很好用的 lcd 時鐘程序 C語言 #include<reg51.h> #include<stdio.h> //定義計時器0 的重裝值 #define RELOAD_HIGH 0x3C #define RELOAD_LOW 0xD2 //定義按鍵彈跳時間 #define DB_VAL //定義設(shè)置模式的最大時間間隔 #define TIMEOUT 200 //定義游標位置常數(shù) #define HOME 0 #define HOUR 1 #define MIN 2 #define SEC 3
標簽： include define RELOAD stdio
上傳時間： 2014-12-19
上傳用戶：zukfu
使用VHDL設(shè)計一個適用於ETSI OFDM的時間和頻率同步處理器
上傳時間： 2015-09-21
上傳用戶：luke5347
利用51單片機計算雙字節(jié)的定時器數(shù)據(jù) at89c2051就可以用 生成查表用的數(shù)據(jù) 數(shù)據(jù)經(jīng)串口送到電腦，用串口接收軟件接收 白菜奉獻
標簽： c2051 2051 數(shù)據(jù) 89c
上傳時間： 2014-07-05
上傳用戶：fxf126@126.com
用verilog硬件描述語言編寫的16位數(shù)模轉(zhuǎn)換器的源代碼，可以綜合
標簽： verilog 硬件描述語言 數(shù)模轉(zhuǎn)換器 源代碼
上傳時間： 2015-09-22
上傳用戶：JasonC
最經(jīng)典的Bayes分類器！最小化分類錯誤。用matlab語言編寫，附有實例。
上傳時間： 2015-09-23
上傳用戶：jichenxi0730
用verilog設(shè)計密勒解碼器 一、題目： 設(shè)計一個密勒解碼器電路 二、輸入信號： 1． DIN：輸入數(shù)據(jù) 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復(fù)位信號，低有效 三、輸入信號說明： 輸入數(shù)據(jù)為串行改進密勒碼，每個碼元持續(xù)時間為8μs，即16個CLK時鐘；數(shù)據(jù)流是由A、B、C三種信號組成； A：前8個時鐘保持“1”，接著5個時鐘變?yōu)椤?”，最后3個時鐘為“1”。 B：在整個碼元持續(xù)時間內(nèi)都沒有出現(xiàn)“0”，即連續(xù)16個時鐘保持“1”。 C：前5個時鐘保持“0”，后面11個時鐘保持“1”。 改進密勒碼編碼規(guī)則如下： 如果碼元為邏輯“1”，用A信號表示。 如果碼元為邏輯“0”，用B信號表示，但以下兩種特例除外：如果出現(xiàn)兩個以上連“0”，則從第二個“0”起用C信號表示；如果在“通信起始位”之后第一位就是“0”，則用C信號表示，以下類推； “通信起始位”，用C信號表示； “通信結(jié)束位”，用“0”及緊隨其后的B信號表示。 “無數(shù)據(jù)”，用連續(xù)的B信號表示。
上傳時間： 2013-12-02
上傳用戶：wang0123456789
這 是一個用php開發(fā)出來的視頻播放器的源碼
上傳時間： 2015-09-24
上傳用戶：mikesering
這個是用MATLAB中的SIMULINK做成的PCM編碼器。
上傳時間： 2015-09-26
上傳用戶：氣溫達上千萬的
關(guān)于用觸發(fā)器構(gòu)建簡單分頻器的介紹文檔，圖文并茂，講解詳細
上傳時間： 2015-09-27
上傳用戶：wang5829
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
