軌道電路是列車運行實現自動控制和遠程控制的基礎設備之一，鐵路信號系統是保證運輸安全的基礎設施，是實現鐵路統一指揮調度，保證列車運行安全、提高運輸效率和質量的關鍵技術設備，也是鐵路信息化的重要技術領域。 基于ARM與DSP的鐵路信號測試儀主要作用是及時測試鐵路信號狀況，反映鐵路運行的情況。開發此套系統是集測試25Hz相敏軌道電路的電壓自動記錄儀以及相位差監測儀、ZPW-2000A的載頻與低頻測試功能于一體，是性價比較高、功能齊全的監測管理系統，它發揮了ARM控制性好與DSP計算速度快的優勢，實現了互補。由于采用的主要是集成芯片，所以體積小，重量輕，功耗低和便于攜帶，便于現場檢測。在滿足要求的前提下，為降低開發成本提高可靠性，CPU采用LPC2210的ARM7芯片。為使測試儀直觀、操作簡便，系統提供了良好的人機界面，包括顯示，按鍵操作等。 論文對FFT以及相關算法進行了分析和Matlab仿真；論文中給出了時鐘電路、LCD電路、數據存儲器Flash、JTAG等各功能模塊的設計原理，完成了硬件電路設計；系統軟件設計遵循模塊化、自頂向下的設計思路。在軟件設計方面，首先采用的是傳統主循環控制方法，功能上主要實現了A/D采樣程序、LCD顯示程序、數據存儲程序等的設計，對兩路25Hz信號電壓相位差的計算，其誤差不人于1度。為了改善系統性能提高系統的實時性，系統中引入實時操作系統μC/OS-Ⅱ，也有利于代碼移植及系統功能擴展。
上傳時間： 2013-04-24
上傳用戶：隱界最新
無線傳感器網絡是一項融合計算機技術、半導體技術、通信技術、傳感器技術等的新興技術，它在軍事、工業、農業、建筑、醫療、交通等各個領域均有廣闊的應用前景。無線傳感器網絡中包含眾多關鍵技術，因此需要一種功能強大的節點支持網絡的正常運行，為用戶提供多功能的服務。 目前無線傳感器網絡節點的硬件平臺絕大部分是基于單片機實現的，它們具有有限的存儲和處理能力，只能完成簡單的傳感器數據采集、處理和轉發功能。有少部分硬件平臺采用32位的處理器，但是這些平臺的價格昂貴或者靈活性較差，不利于無線傳感器網絡的實驗研究及應用的拓展。 基于上述研究現狀，本文設計并實現一個基于32位ARM處理器和Linux操作系統的無線傳感器網絡節點。該節點具有強大的存儲、處理能力，而且成本和功耗較低，能夠配合不同類型的傳感器節點使用，便于二次開發，對于無線傳感器網絡各種理論和算法的驗證及實現各種應用有重大意義。論文主要分為三部分： 1、無線傳感器網絡節點硬件設計：在分析現有硬件平臺缺點的基礎上，設計本文的無線傳感器網絡節點硬件結構，進行硬件選型并分析各個模塊的結構和硬件原理，搭建好硬件平臺。 2、無線傳感器網絡節點軟件實現：根據設計的無線傳感器網絡節點硬件結構分析軟件應包含的內容及層次結構。由于Linux支持多種體系結構、開源等優點，因此本文選擇其作為無線傳感器網絡節點的操作系統，并分層次地實現基于Linux的整個軟件系統，包括引導程序、內核、根文件系統、驅動程序。 3、無線傳感器網絡節點的應用：在1、2部分完成的基本功能上需要擴充具體的應用程序才能將該節點應用到實際環境中。這部分首先分析本文所實現的節點的幾種典型應用場景，然后在該節點上實現幾種常用的服務程序，最后設計并實現質心定位應用案例，展示了在此節點上可方便地實現功能擴充和特定應用開發，同時也說明了該節點強大的功能。
上傳時間： 2013-04-24
上傳用戶：wmwai1314
MSP430系列超低功耗16位單片機原理與應用
上傳時間： 2013-07-15
上傳用戶：LouieWu
目前在各行各業中應用種類繁多的測量儀器隨著儀器性能指標要求的逐漸提升以及功能的不斷拓展，對儀器控制系統的實時性和集成化程度等性能的要求也越來越高。目前發展的趨勢是開放式、集成度向芯片級靠攏的高實時性儀器。針對目前傳統的系統設計存在著功能簡單、速度慢、實時性差、對數據的再加工處理能力極為有限等問題，本文根據課題需要提出了一種基于ARM+FPGA架構的高速實時數據采集嵌入式系統方案，應用在小功率半導體測量儀器上。方案采用三星S3C2410的ARM處理器進行管理控制，處理數據，界面顯示；Altera公司的Cyclone系列的1C12 FPGA器件用來進行高速數據采集，提高了系統的實時性和集成化程度。 本文首先給出了ARM+FPGA架構的總體設計。硬件方面，簡要討論了ARM處理器的特點和優勢，FPGA在高速采集和并行性上的優勢，給出了硬件的總體結構和主要部件及相關接口。軟件方面，研究了基于嵌入式Linux的嵌入式系統的構建和BootLoader的啟動以及內核和根文件系統的結構，構建了嵌入式Linux系統包括建立交叉開發環境，修改移植BootLoader和裁減移植Linux內核，并且根據課題實際需要精簡建立了根文件系統。 為了滿足測量儀器的實時性，設計了ARM與FPGA的高速數據采集接口。進行了FPGA內部與ARM接口相關部分的硬件電路設計；通過分析ARM與FPGA內部時序的差異，針對ARM與FPGA內部FIFO時序不匹配的問題，解決了測量儀器中高速數據采集與處理速度不匹配的問題。接著，通過研究Linux設備驅動基本原理和驅動程序的開發過程，設計了Linux下的FPGA數據采集接口驅動程序，并且實現了中斷傳輸。使得FPGA芯片通過高效可靠的驅動程序可以很好的與ARM進行通訊。 最后為了方便用戶操作，進行了人機交互系統的設計。為了降低成本和提高實用性利用FPGA芯片剩余的資源實現了對PS/2鍵盤鼠標接口的控制，應用到系統中，大大提高了人機交互能力；通過比較分析目前比較流行的幾種嵌入式GUI圖形設計工具的優缺點，結合課題的實際情況選擇了MiniGUI作為課題圖形界面的開發。根據具體要求設計了適合測量儀器方面上使用的人機交互界面，并且移植到了ARM平臺上，給測量儀器的使用提供了更好的交互操作。 本課題完成了嵌入式Linux開發環境的建立，針對課題實際硬件電路設計修改移植了bootloader，裁減移植了內核以及根文件系統的建立；設計了FPGA內部硬件電路，解決了接口中ARM與FPGA時序不匹配的問題，實現了ARM與FPGA之間的高速數據采集；設計了高速采集接口在嵌入式Linux下的驅動程序以及中斷傳輸和應用程序；合理設計了適合測量儀器使用的人機交互界面，并巧妙設計了PS/2鍵盤鼠標接口，進一步提高了交互操作。
上傳時間： 2013-06-21
上傳用戶：01010101
語音通信是人類通信的重要組成部分，伴隨著數字通信技術和計算機技術的發展，特別是Internet的出現，基于因特網的數字語音通信技術得了到迅速的發展。由于設備、環境、人為操作等因素的影響，網絡上傳輸的語音信號可能出現忽大忽小的情況，為了得到較好的語音信號輸出效果，需要在接收端對語音信號進行處理。針對以上情況，本文研究并實現了基于ARM的網絡語音AGC系統。 本文結合嵌入式系統和AGC技術的發展，設計實現了一個基于ARM的網絡語音AGC系統。本文首先對AGC算法進行了深入研究，在對LMS算法進行研究的基礎上提出了一種基于LMS的數字語音AGC算法，通過Matlab軟件對算法進行了仿真；設計了一個由AT91RM9200微處理器、網絡控制器、音頻芯片構成的嵌入式AGC處理終端硬件平臺，構建了嵌入式Linux操作系統，并在此基礎上設計實現了網絡語音AGC系統的下位機終端。該終端主要實現了用基于LMS的數字語音AGC算法實時地處理從網絡上傳過來的忽大忽小的數字語音信號，取得良好的語音信號輸出，并且穩定性可靠；設計實現了上位PC機程序，上位機實現了通過網絡將數字語音信號實時地傳送到嵌入式終端的功能。 本設計采用高性能微處理器，配合嵌入式Linux強大支持功能的實現方案，具有高性能、低成本、小型化、實時性強等諸多優點。相比傳統的實現架構，該設計具有更好的靈活性和操作性，性價比更高，功能更強大，同時可擴展性和可移植性也更好，具有一定的技術先進性和廣泛的應用前景。
上傳時間： 2013-06-11
上傳用戶：幾何公差
隨著21世紀的到來,計算機技術,信息處理技術,半導體技術和網絡技術不斷發展,人類社會進入了信息化時代。與此同時,無線視頻傳感器網絡也得到了突飛猛進的發展,成為當今國際上備受關注的熱點研究領域。無線視頻傳感器網絡有著很多的優點和十分廣泛的應用前景。在軍事,工業,城市管理和監控系統等重要領域都有潛在的使用價值。 無線視頻傳感器網絡有著顯著的特征,例如：網絡節點能源有限；網絡帶寬有限；對處理速度要求較高等。由此可見,傳統的視頻編碼標準無法應用于無線視頻傳感器網絡。MPEG-4,H.263,H.264等視頻編碼標準,全是基于運動估計補償實現的,計算量十分巨大,在能量,存儲空間和處理能力均有限的節點難以實現這類高復雜度的編碼算法。 本文針對無線視頻傳感器網絡對視頻編碼算法的具體需求,提出一種基于運動檢測的低復雜度視頻編碼算法。該算法只對當前編碼幀中的運動對象進行編碼,并且以面向對象的結構輸出碼流。實驗結果表明,與H.264全I幀編碼相比,本文提出的算法編碼速度提高了約3倍,編碼性能提高了約2dB。與H.264基本檔次相比,雖然編碼性能略有下降,但是編碼速度平均提高了8倍左右。因此,本文提出的算法可以在編碼效率和編碼速度之間獲得很好的折衷,在一定程度上可以滿足無線視頻傳感器網絡的需求。 本文選用ALDVK_270作為硬件實驗平臺。在分析算法結構的同時,結合嵌入式系統的特點,從算法,內存,高級語言和匯編語言等幾個方面提出優化方案,最終在ARM嵌入式平臺下實現了面向無線視頻傳感器網絡的低復雜度視頻編碼算法。測試結果表明,與優化前相比,優化后的編碼速度有了很大的提高,對于CIF格式的監控視頻序列能夠滿足實時處理的要求。
上傳時間： 2013-07-26
上傳用戶：小小小熊
隨著水聲技術研究的不斷深入，各類水聲設備也得到迅速發展，在海洋探測、水下通信、軍事國防等方面廣為應用。與此同時，水聲數據采集系統也受到越來越多的關注。由于信道復雜、信號衰減大以及環境惡劣等因素的影響，設計一個可靠性高、功耗低、實時性強且符合水聲工程要求的數據采集系統成為一項重要任務。 本課題研究內容來源于某型水下測量系統。論文在分析了水聲信號特點的基礎上，闡述了用于水聲信號數據采集系統的設計原則。針對水聲數據采集的應用需求，采用嵌入式ARM9處理器和嵌入式實時操作系統VxWorks設計并研制了一套基于ARM_VxWorks的高可靠水聲數據采集系統。 本設計以S3C2410嵌入式處理器，高精度ADC和以太網控制器CS8900以及大容量數據存儲器為系統的關鍵部件，對VxWorks操作系統進行了移植，設計了配用的板級支持包，并開發了相應的驅動程序。 在上述基礎之上，針對水聲數據采集系統的特點和要求，開發了以網絡通信為數據傳輸手段的數據采集系統，并實現串行通信和大容量數據本地存儲功能。 對系統的測試結果表明，采用ARM_VxWorks結構的數據采集系統能夠有效地完成水聲數據采集任務。
標簽： ARMVxWorks 水聲數據 采集 系統研究
上傳時間： 2013-06-10
上傳用戶：jichenxi0730
正交頻分復用(Orthogonal Frequency Division Multiplexing，OFDM)技術是一種多載波傳輸技術，它的基本思想是在頻域內將給定信道劃分成幾個相互正交的子信道，每個子信道使用一個子載波進行調制，各子載波并行傳輸。該技術可以有效提高頻譜利用率，能夠對抗多徑效應產生的頻率選擇性衰弱和載波間干擾，在時變、頻變、多徑干擾嚴重的水聲信道中具有較強的優勢。 隨著計算機和多媒體通信技術的發展，嵌入式系統在各個領域的應用不斷深入。其中，基于ARM技術知識產權(IP)核的微處理器依靠其高性能、低功耗和易擴展的特點，在工業控制、無線通信、消費電子等多個領域得到廣泛的應用；隨著嵌入式系統復雜度的提高，操作系統已成為嵌入式系統不可缺少的一部分。其中，嵌入式Linux憑借免費開源、功能強大、成熟穩定等特點，目前已成為主要的嵌入式操作系統之一。 數字信號處理器(Digital Signal Processor，DSP)具有很強的數字信號處理能力，可以滿足各種高實時要求，但其尋址范圍小，I/O功能較差。ARM+DSP雙處理器的結構可以充分利用ARM和DSP各自的優勢實現協同工作。 本論文的主要工作是研究和實現一個基于OFDM技術的由ARM+DSP硬件平臺實現的能夠完成水下聲信道圖像傳輸的系統。主要研究內容包括OFDM系統的基本原理、ARM+DSP底層硬件的驅動和控制，Linux操作系統的移植、MiniGUI人機界面的設計、相關應用軟件的編寫以及在TMS320VC5502上初步實現OFDM的調制解調，以期對今后水下圖像傳輸系統的實現能具有較大的參考價值。
上傳時間： 2013-05-20
上傳用戶：Ruzzcoy
核能譜儀中的數據采集系統，集核探測技術、電子技術、計算機技術為一體，以多道脈沖幅度分析器為核心部件，能夠快速、準確地提取出核素的相關信息及參數。現已于勘探、建材放射性檢測及環境放射性監測等領域得到廣泛應用。隨著嵌入式技術的發展，以32位ARM為核心的微控制器已被引入進來，提高了數據采集的速度和精度，同時嵌入式操作系統的引入也為功能擴展、系統集成提供了高效的開發平臺。 本論文介紹的核數據采集系統即以ARM微控制器LPC2148和實時操作系統μC/OS-II為平臺，譜數據采集為基本功能，在此基礎上擴展GPS和GPRS模塊，可實現GPS信息和核信號的實時、同步接收，保存和顯示，并可將采集的數據通過GPRS網絡及時傳到采集中心進行譜數據處理和GPS差分定位，為野外多點測量及遠程監測提供了有效的手段。 課題以教育部的高等學校博士學科點專項科研基金項目“基于3GS技術的便攜式核地球物理數據采集系統研究(項目編號：20040616014)”為依托，本人在已有研究成果的基礎上，進行了相關改進和系統集成： (1)選用軌對軌運算放大器，改進了峰值檢測電路，增大了脈沖峰值的測量精度。 (2)數據采集系統以32位ARM微控制器LPC2148為核心，外圍電路帶有LCD顯示，系統具有低功耗、小型化、高性價比等特點。 (3)實現了核數據采集系統對GPS、GPRS的集成。 (4)完成嵌入式μC/OS-II操作系統在LPC2148上的移植、操作系統的搭建，及各功能模塊的設計與集成。
上傳時間： 2013-04-24
上傳用戶：標點符號
PCI(Peripheral Component Interconnect)總線以其高性能、低成本、開放性、獨立于處理器、軟件透明等眾多優點成為當今最流行的計算機局部總線。在嵌入式系統領域中，許多IP都是基于PCI總線設計的。本文闡述一種以ARM9作為CPU的嵌入式系統的PCI北橋設計與驗證。 首先介紹基于ARM的嵌入式系統結構，并深入研究PCI2.2總線行為規范。在此基礎上提出一種基于ARM處理器的PCI總線北橋的設計方案，整個設計主要分為主設備接口模塊，目標設備接口模塊，配置寄存器模塊和集成總線仲裁器三大部分。對于主設備接口模塊和目標設備接口模塊，論文主要從數據通路和控制路徑的實現兩方面進行闡述。對于集成的總線仲裁器，設計采用兩優先級的循環優先算法，通過一組設備編號寄存器實現了PCI總線上的仲裁，此外，論文對跨時鐘域的信號同步和PCI配置寄存器也作了較為詳細的描述，最終采用自頂向下的方法實現了整個設計。 在驗證部分，引入了基于平臺的驗證思路，通過搭建驗證平臺，可以高效地實現驗證。論文重點討論了驗證平臺的搭建和行為模型的建立，并介紹了一種命令總線，通過打包各個驗證點控制驗證流程。此外，為提高驗證的自動化程度，論文對驗證所使用的腳本也進行了描述。通過此驗證平臺和腳本，提高了整個驗證系統的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級的功能描述，并使用仿真軟件完成對設計的仿真驗證。設計通過驗證并成功實現在基于ARM的集成處理器，達到預定的功能設計要求，并具有良好的性能，最后對后續開發進行了探討。
上傳時間： 2013-05-22
上傳用戶：uuuuuuu
<sup id="u4au6"></sup>
