亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

以太網供電

  • matlab6.5

    這三個主要優(yōu)點是免安裝的；用過安裝版的都知道，裝一次matlab非常耗時！還要注冊碼！而這三個版本都是能夠放在U盤里的，即插即用，現(xiàn)在的U盤一般都在2G左右，能容得下了。 版本：6.5 7.0 7.8 格式： ISO格式和exe格式； ISO格式的請直接解壓縮使用。不要用鏡像加載， iso格式的matlab文件如果用光盤鏡像加載的話會出函數(shù)錯誤、運算失敗等問題。 exe格式的請直接雙擊運行，我已用360殺毒掃描它是無毒的，請放心下載，體積1.3G ，運行速度快，不用安裝。 ZIP格式的請直接解壓縮使用 我放在單位的電腦上供源，我如果開機用電腦了，電驢就開機啟動供源了，我不能保證24小時供源，太費電了！推薦大家開啟騰訊“旋風”軟件的“離線下載”免費功能，迅雷也有離線下載功能，速度賊快，能達到你的最大帶寬。 ========

    標簽： matlab 6.5

    上傳時間： 2013-06-29

    上傳用戶：lanhuaying

  • ALLEGRO 約束規(guī)則設置步驟（以DDR 為例）

    ALLEGRO 約束規(guī)則設置步驟（以DDR 為例）

    標簽： ALLEGRO DDR

    上傳時間： 2013-06-28

    上傳用戶：515414293

  • 基于FPGA的PCI接口設計的源代碼以及其仿真測試文件

    基于FPGA的PCI接口設計的源代碼以及其仿真測試文件

    標簽： FPGA PCI 接口設計 仿真測試

    上傳時間： 2013-08-05

    上傳用戶：lou45566

  • 以CPLD 芯片進行十字路口的交通燈的設計

    摘要：本文主要介紹以CPLD 芯片進行十字路口的交通燈的設計，用CPLD 作為交通燈控制器的主控芯片，采用VHDL\r\n語言編寫控制程序，利用CPLD的可重復編程和在動態(tài)系統(tǒng)重構的特性，大大地提高了數(shù)字系統(tǒng)設計的靈活性和通用性。\r\n關鍵詞：CPLD；VHDL；交通燈控制器\r\n中圖分類號：TP39\r\nAbstract ：This paper introduces the electronic-traffic lamp, which is based on the VHDL and is com

    標簽： CPLD 芯片 十字路口 交通燈

    上傳時間： 2013-08-11

    上傳用戶：aesuser

  • 使用cordic實現(xiàn)動態(tài)配置以提高FPGA的整體性能的高效算法具體詳解

    一篇關于使用cordic實現(xiàn)動態(tài)配置以提高FPGA的整體性能的高效算法具體詳解，很實用哦

    標簽： cordic FPGA 動態(tài)配置 性能

    上傳時間： 2013-08-13

    上傳用戶：a471778

  • 基于ARM 內核的ATMEL AT91FR4081 微控制器以JTAG的ISP方式配置XILINXFPGA的實現(xiàn)過程

    基于ARM 微控制器配置FPGA 的實現(xiàn)\r\n摘　要:介紹了基于ARM 內核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX\r\nXC2S150PQ208 FPGA 的實現(xiàn)過程。這是一種靈活和經濟的FPGA 的配置方法。介紹了ISP 和J TAG 的原\r\n理、系統(tǒng)實現(xiàn)的流程、硬件電路設計、J TAG 驅動算法的實現(xiàn)和配置時間的測試結果。

    標簽： XILINXFPGA ATMEL 4081 JTAG

    上傳時間： 2013-08-15

    上傳用戶：gououo

  • 以ARM微處理器和FPGA 芯片為核心設計了嵌入式CCD 采集系統(tǒng)

    提出了基于嵌入式技術CCD 采集系統(tǒng)的新方法,并以ARM微處理器和FPGA 芯片為核心設計了嵌入式CCD 采集系統(tǒng),解決了傳統(tǒng)采集方法中系統(tǒng)過于龐大和復雜的問題,具有結構簡單、小型化和智能化的特點。試驗結果表明,該系統(tǒng)實現(xiàn)了CCD 輸出圖像的高速采集和實時顯示,數(shù)據(jù)采集速率達到5 MHz。

    標簽： FPGA ARM CCD 微處理器

    上傳時間： 2013-08-15

    上傳用戶：baitouyu

  • 一種以CPLD為核心、以VHDL為開發(fā)工具的時間控制器

    本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設定開啟時間和關閉時間，其設置方便、靈活，廣泛應用于路燈、廣告燈箱、霓虹燈等處的定時控制。

    標簽： CPLD VHDL 核心 開發(fā)工具

    上傳時間： 2013-08-16

    上傳用戶：chenjjer

  • ALLEGRO 約束規(guī)則設置步驟（以DDR 為例）

    ALLEGRO 約束規(guī)則設置步驟（以DDR 為例）,同樣為pdf格式方便大家下載使用

    標簽： ALLEGRO DDR

    上傳時間： 2013-09-03

    上傳用戶：jx_wwq

  • 用VHDL語言編寫的代碼

    用VHDL語言編寫的代碼，以供大家學習和交流，方便大家學習！

    標簽： VHDL 語言 編寫 代碼

    上傳時間： 2013-09-05

    上傳用戶：龍飛艇

主站蜘蛛池模板： 禹城市| 翼城县| 武清区| 福建省| 商河县| 海安县| 富宁县| 元谋县| 永川市| 景德镇市| 哈尔滨市| 新源县| 铁岭市| 常州市| 茶陵县| 泽州县| 枝江市| 晴隆县| 马龙县| 龙川县| 自贡市| 新兴县| 宁晋县| 广汉市| 三河市| 井研县| 平罗县| 武夷山市| 柯坪县| 广东省| 陆丰市| 布拖县| 郎溪县| 青阳县| 舒兰市| 广宁县| 道孚县| 顺义区| 汝南县| 晋宁县| 庆云县|