基于ARM 微控制器配置FPGA 的實現(xiàn)\r\n摘 要:介紹了基于ARM 內核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX\r\nXC2S150PQ208 FPGA 的實現(xiàn)過程。這是一種靈活和經濟的FPGA 的配置方法。介紹了ISP 和J TAG 的原\r\n理、系統(tǒng)實現(xiàn)的流程、硬件電路設計、J TAG 驅動算法的實現(xiàn)和配置時間的測試結果。
標簽： XILINXFPGA ATMEL 4081 JTAG
上傳時間： 2013-08-15
上傳用戶：gououo
提出了基于嵌入式技術CCD 采集系統(tǒng)的新方法,并以ARM微處理器和FPGA 芯片為核心設計了嵌入式CCD 采集系統(tǒng),解決了傳統(tǒng)采集方法中系統(tǒng)過于龐大和復雜的問題,具有結構簡單、小型化和智能化的特點。試驗結果表明,該系統(tǒng)實現(xiàn)了CCD 輸出圖像的高速采集和實時顯示,數(shù)據(jù)采集速率達到5 MHz。
標簽： FPGA ARM CCD 微處理器
上傳用戶：baitouyu
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設定開啟時間和關閉時間，其設置方便、靈活，廣泛應用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標簽： CPLD VHDL 核心 開發(fā)工具
上傳時間： 2013-08-16
上傳用戶：chenjjer
CPLD與51單片機總線接
標簽： CPLD 51單片機 總線
上傳時間： 2013-09-03
上傳用戶：ewtrwrtwe
ALLEGRO 約束規(guī)則設置步驟（以DDR 為例）,同樣為pdf格式方便大家下載使用
標簽： ALLEGRO DDR
上傳用戶：jx_wwq
以verilog HDL 語言編寫的一首歌曲，可供初學者借鑒
標簽： verilog HDL 語言 編寫
上傳時間： 2013-09-05
上傳用戶：wyiman
本教程定位于FPGA/CPLD的快速入門。以ALTERA公司的芯片和相應的開發(fā)軟件為目標載體進行闡述，本教程闡述了ALTERA主要系列芯片PLD芯片的結構和特點以及相應的開發(fā)軟件MAX和Plusa和Quartus的使用
標簽： ALTERA FPGA CPLD 教程
上傳用戶：llwap
Allegro 里面如何在端接匹配的情況下調等長線
標簽： Allegro 端接 等長線
上傳時間： 2013-09-06
上傳用戶：gdgzhym
此手冊讓讀者以最快速度掌握protel工具幫你解決后顧之憂
標簽： protel 速度
上傳時間： 2013-09-10
上傳用戶：zw380105939
以圖片的形式簡單，明了的講解了Proteus中的如何取消TEXT字樣。一看就明白。
標簽：
上傳時間： 2013-09-27
上傳用戶：tiantwo
蟲蟲下載站版權所有 京ICP備2021023401號-1
