單片機原理及系統設計8×C552是Philips公司的8位高性能增強型單片機，是在MCS-51單片機基礎上增加了A／D、D／A、捕捉輸入／定時輸出、I2C總線接口和監視定時器（Watchdog Timer）等功能，是目前世界上最新型的8位單片機之一。8×C552和MCS-51有相同的指令系統，并在其他功能上與MCS-51完全兼容。本書仍以MCS-51為主線組織教學內容，在MCS-51的組成原理、指令系統、匯編語言程序設計、系統擴張、中斷系統和接口等方面保留了第1版的特點，同時也對8×C552的新增功能做了詳細敘述和分析，并伴以應用實例。全書共分11章，每章末尾都附有一定數量習題與思考題。本書內容自成體系、結構緊湊、前后呼應、語言通俗，因而具有一定的先進性、系統性和實用性。第1章 微型計算機基礎 1．1 微型計算機數制及其轉換 1．1．1 微型計算機的數制 1．1．2 微型計算機數制間數的轉換 1．2 微型計算機的二進制數運算 1．2．1 算術運算 1．2．2 邏輯運算 1．3 微型計算機碼制和編碼 1．3．1 微型計算機中數的表示方法 1．3．2 微型計算機的原碼、反碼和補碼 1．3．3 微型計算機的二進制編碼 1．4 微型計算機組成原理 1．4．1 微型計算機的基本結構 1．4．2 微型計算機的基本原理 1．4．3 微型計算機系統的組成 1．5 單片微型計算機概述 1．5．1 單片機的分類和發展 1．5．2 單片機的內部結構
上傳時間： 2014-01-26
上傳用戶：xy@1314
提出了一種在TI公司高性能數字信號處理器TMS320DM3730上進行H.264編碼器（即x264編碼器）移植與優化的方法，詳細描述了在CCS4.2開發平臺上進行x264編碼器移植工作的基本原理和需要注意的問題。為了提高編碼速度，針對DM3730處理器的結構特點，對x264編碼器進行了優化，主要方法包括編譯器優化、內存優化、C語言代碼優化及匯編代碼優化。對x264編碼器進行的CIF格式編碼測試結果表明，在均值信噪比略微降低的前提下，編碼速度得到了顯著提高，因此獲得了更優的編碼效率。
上傳時間： 2013-10-30
上傳用戶：evil
01_靜態時序分析基本原理和時序分析模型
上傳時間： 2013-11-17
上傳用戶：evil
首先介紹了采用直接數字頻率合成（DDS）技術的正弦信號發生器的基本原理和采用FPGA實現DDS信號發生器的基本方法，然后結合DDS的原理分析了采用DDS方法實現的正弦信號發生器的優缺點，其中重點分析了幅度量化雜散產生的誤差及其原因，最后針對DDS原理上存在的幅度量化雜散，利用FPGA時鐘頻率可調的特點，重點提出了基于FPGA實現的DDS正弦信號發生器的兩種改進方法，經過MATLAB仿真驗證，改進方法較好的抑制了幅度量化雜散，減小了誤差。
上傳時間： 2013-10-09
上傳用戶：ssj927211
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業95
第6章 FPGA設計中的基本問題
標簽： FPGA
上傳時間： 2013-11-06
上傳用戶：hongmo
為了深入理解無線傳感器網絡在現代信息化戰爭中發揮的重要作用，本文在分析無線傳感器網絡的基本原理和特點的基礎上，重點討論了無線傳感器網絡在軍事領域的應用優勢與現階段的主要應用情況，并總結了當前軍事應用中無線傳感器網絡存在的問題。
上傳時間： 2013-11-10
上傳用戶：eastgan
GPRS基本原理
標簽： GPRS
上傳時間： 2013-10-18
上傳用戶：liufei
介紹了MIMO的基本原理，并在此基礎上對MIMO在不同移動通信系統中的應用進行了闡述，最后介紹了R&S公司的相應測試解決方案。 1 引言 對于所有的無線通信系統而言，無論是3GPP UMTS這樣的移動無線網絡，還是像WLAN那樣的無線局域網，除了通過高階調制或更大的信號帶寬這樣傳統的方式來提高數據速率以外，還可以通過多天線技術來提高信道的容量。作為未來移動通信的必選項目，MIMO已經引起了更多的關注，而對于MIMO系統的實現和測試，也成為通信行業的熱點及難點。本文在介紹MIMO的基本原理以及在MIMO不同移動通信標準表現形式的基礎上，介紹R&S公司提供的相應測試解決方案，可以滿足不同客戶、不同標準及不同階段的MIMO系統測試需求。 2 MIMO基本原理 根據不同的傳輸信道類型，可以在無線系統中使用相應的分集方式。目前，主要的分集方式包括時間分集（不同的時隙和信道編碼）、頻率分集（不同的信道、擴頻和OFDM）以及空間分集等。多天線系統利用的就是空間方式，而MIMO作為典型的多天線系統，可以明顯提高傳輸速率。而在實際的無線系統中，可以根據實際情況使用一種或者多種分集方式。
上傳時間： 2013-12-26
上傳用戶：dave520l
隨著信號速率的不斷提升，只對高速信號的發送端物理層測試已經不能夠完全反應系統的特性，因此接收機測試也已成為了高速信號的必測項目，尤其是對于信號速率高于5Gbps以上，規范均會規定要求產品必須通過接收機一致性測試。接收端測試的基本原理是測試儀器（通常使用誤碼分析儀或者信號源和能分析誤碼的專用協議分析儀來完成）發出特定的碼型給被測接收端，接收端在環回（Loopback）模式下再將數據接收、恢復后通過其Tx端發送回測試儀器，由測試儀器完成其發出去的數據和接收到的數據的對比，從而分析出誤碼的數量。
上傳時間： 2013-10-22
上傳用戶：zukfu
