微型51/AVR 編程器套件裝配說明書 請您在動手裝配這個編程器之前，務(wù)必先看完本說明書，避免走彎路。 1．收到套件后請對照元器件列表檢查一下，元件、配件是否齊全？ Used Part Type Designator ==== ================ ========== 1 1k R6 1 1uf 50V C11 5 2k2 R2 R3 R4 R5 R11 1 10K*8 RN1 2 11.0592MHZ Q1 Q2 1 12V,0.5W D2 2 15k R7 R8 2 21k R9 R10 4 33p C6 C7 C8 C9 1 47uf 25V C10 1 74HC164 IC6 2 78L05 IC4 IC5 1 100uf 25V C12 1 220R R1 1 AT89C51 IC2 1 B40C800(W02) D1 2 BS170 T1 T2 1 BS250 T3 1 DB9/F J2 1 J1X2 J1 1 LED GN5 D3 1 LM317L IC1 1 TLC2272 IC7 1 ZIF40 IC3 5 1uf C1 C2 C3 C4 C5 另外，套件配有1.5米串行電纜一根和配套的PCB一塊，不含電源。編程器使用的15V交流電源或12V直流電源需要自己配套。2．裝配要點：先焊接阻容元件，3個集成電路插座（IC2,IC7,IC6）其次是晶振， 全橋，穩(wěn)壓IC 等，然后焊接J2,最后焊接T1,T2,T3三只場效應(yīng)管。焊接場效應(yīng)管時務(wù)必按照以下方法：拔去電烙鐵的電源，使用電烙鐵余溫去焊接三只場效應(yīng)管，否則靜電很容易損壞管子。這是裝配成功的關(guān)鍵。這三只管子有問題，最典型的現(xiàn)象是不能聯(lián)機。由于電源插座封裝比較特殊，國內(nèi)無法配套上，已改用電源線接線柱，可直接焊接在PCB板焊盤上，如下圖1所示（在下圖中兩個紅色圓圈內(nèi)指示的焊盤），然后在連接到套件中配套的電源插座上。最近有朋友反映用15V交流比較麻煩，還要另外配變壓器。如果要使用12V的直流電，無需將全橋焊上，將兩個接線柱分別焊接在全橋的正負(fù)輸出位置的焊盤上即可，如下圖2所示，藍色圓圈內(nèi)指示的焊盤，連接電源的時候要注意正負(fù)極，不要接錯了。方形焊盤是正極。40腳ZIF插座焊接前，應(yīng)該將BR1飛線焊接好。注意：由于焊盤比較小，注意焊接溫度，不要高溫長時間反復(fù)焊接，會導(dǎo)致焊盤脫落。
上傳時間： 2013-12-31
上傳用戶：caiguoqing
(11)實驗十一：MMU 在理論上概括或解釋MMU，這不是我能勝任的。我僅基于為了理解本實驗中操作MMU的代碼而對MMU做些說明，現(xiàn)在先簡單地描述虛擬地址(VA)、變換后的虛擬地址(MVA)、物理地址(PA) 之間的關(guān)系： 啟動MMU后，S3C2410的CPU核看到的、用到的只是虛擬地址VA，至于VA如何最終落實到物理地址PA上，CPU是不理會的。而caches和MMU也是看不見VA的，它們利用VA變換得來的MVA 去進行后續(xù)操作——轉(zhuǎn)換成PA去讀/寫實際內(nèi)存芯片，
標(biāo)簽： S3C2410 MMU 內(nèi)存 管理單元
上傳時間： 2013-10-18
上傳用戶：jhs541019
九.輸入/輸出保護為了支持多任務(wù)，80386不僅要有效地實現(xiàn)任務(wù)隔離，而且還要有效地控制各任務(wù)的輸入/輸出，避免輸入/輸出沖突。本文將介紹輸入輸出保護。 這里下載本文源代碼。 <一>輸入/輸出保護80386采用I/O特權(quán)級IPOL和I/O許可位圖的方法來控制輸入/輸出，實現(xiàn)輸入/輸出保護。 1.I/O敏感指令輸入輸出特權(quán)級(I/O Privilege Level)規(guī)定了可以執(zhí)行所有與I/O相關(guān)的指令和訪問I/O空間中所有地址的最外層特權(quán)級。IOPL的值在如下圖所示的標(biāo)志寄存器中。 標(biāo) 志寄存器 BIT31—BIT18 BIT17 BIT16 BIT15 BIT14 BIT13—BIT12 BIT11 BIT10 BIT9 BIT8 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 00000000000000 VM RF 0 NT IOPL OF DF IF TF SF ZF 0 AF 0 PF 1 CF I/O許可位圖規(guī)定了I/O空間中的哪些地址可以由在任何特權(quán)級執(zhí)行的程序所訪問。I/O許可位圖在任務(wù)狀態(tài)段TSS中。 I/O敏感指令 指令 功能 保護方式下的執(zhí)行條件 CLI 清除EFLAGS中的IF位 CPL<=IOPL STI 設(shè)置EFLAGS中的IF位 CPL<=IOPL IN 從I/O地址讀出數(shù)據(jù) CPL<=IOPL或I/O位圖許可 INS 從I/O地址讀出字符串 CPL<=IOPL或I/O位圖許可 OUT 向I/O地址寫數(shù)據(jù) CPL<=IOPL或I/O位圖許可 OUTS 向I/O地址寫字符串 CPL<=IOPL或I/O位圖許可 上表所列指令稱為I/O敏感指令，由于這些指令與I/O有關(guān)，并且只有在滿足所列條件時才可以執(zhí)行，所以把它們稱為I/O敏感指令。從表中可見，當(dāng)前特權(quán)級不在I/O特權(quán)級外層時，可以正常執(zhí)行所列的全部I/O敏感指令；當(dāng)特權(quán)級在I/O特權(quán)級外層時，執(zhí)行CLI和STI指令將引起通用保護異常，而其它四條指令是否能夠被執(zhí)行要根據(jù)訪問的I/O地址及I/O許可位圖情況而定(在下面論述)，如果條件不滿足而執(zhí)行，那么將引起出錯碼為0的通用保護異常。 由于每個任務(wù)使用各自的EFLAGS值和擁有自己的TSS，所以每個任務(wù)可以有不同的IOPL，并且可以定義不同的I/O許可位圖。注意，這些I/O敏感指令在實模式下總是可執(zhí)行的。 2.I/O許可位圖如果只用IOPL限制I/O指令的執(zhí)行是很不方便的，不能滿足實際要求需要。因為這樣做會使得在特權(quán)級3執(zhí)行的應(yīng)用程序要么可訪問所有I/O地址，要么不可訪問所有I/O地址。實際需要與此剛好相反，只允許任務(wù)甲的應(yīng)用程序訪問部分I/O地址，只允許任務(wù)乙的應(yīng)用程序訪問另一部分I/O地址，以避免任務(wù)甲和任務(wù)乙在訪問I/O地址時發(fā)生沖突，從而避免任務(wù)甲和任務(wù)乙使用使用獨享設(shè)備時發(fā)生沖突。 因此，在IOPL的基礎(chǔ)上又采用了I/O許可位圖。I/O許可位圖由二進制位串組成。位串中的每一位依次對應(yīng)一個I/O地址，位串的第0位對應(yīng)I/O地址0，位串的第n位對應(yīng)I/O地址n。如果位串中的第位為0，那么對應(yīng)的I/O地址m可以由在任何特權(quán)級執(zhí)行的程序訪問；否則對應(yīng)的I/O地址m只能由在IOPL特權(quán)級或更內(nèi)層特權(quán)級執(zhí)行的程序訪問。如果在I/O外層特權(quán)級執(zhí)行的程序訪問位串中位值為1的位所對應(yīng)的I/O地址，那么將引起通用保護異常。 I/O地址空間按字節(jié)進行編址。一條I/O指令最多可涉及四個I/O地址。在需要根據(jù)I/O位圖決定是否可訪問I/O地址的情況下，當(dāng)一條I/O指令涉及多個I/O地址時，只有這多個I/O地址所對應(yīng)的I/O許可位圖中的位都為0時，該I/O指令才能被正常執(zhí)行，如果對應(yīng)位中任一位為1，就會引起通用保護異常。 80386支持的I/O地址空間大小是64K，所以構(gòu)成I/O許可位圖的二進制位串最大長度是64K個位，即位圖的有效部分最大為8K字節(jié)。一個任務(wù)實際需要使用的I/O許可位圖大小通常要遠(yuǎn)小于這個數(shù)目。 當(dāng)前任務(wù)使用的I/O許可位圖存儲在當(dāng)前任務(wù)TSS中低端的64K字節(jié)內(nèi)。I/O許可位圖總以字節(jié)為單位存儲，所以位串所含的位數(shù)總被認(rèn)為是8的倍數(shù)。從前文中所述的TSS格式可見，TSS內(nèi)偏移66H的字確定I/O許可位圖的開始偏移。由于I/O許可位圖最長可達8K字節(jié)，所以開始偏移應(yīng)小于56K，但必須大于等于104，因為TSS中前104字節(jié)為TSS的固定格式，用于保存任務(wù)的狀態(tài)。 1.I/O訪問許可檢查細(xì)節(jié)保護模式下處理器在執(zhí)行I/O指令時進行許可檢查的細(xì)節(jié)如下所示。 (1)若CPL<=IOPL，則直接轉(zhuǎn)步驟(8)；(2)取得I/O位圖開始偏移；(3)計算I/O地址對應(yīng)位所在字節(jié)在I/O許可位圖內(nèi)的偏移；(4)計算位偏移以形成屏蔽碼值，即計算I/O地址對應(yīng)位在字節(jié)中的第幾位；(5)把字節(jié)偏移加上位圖開始偏移，再加1，所得值與TSS界限比較，若越界，則產(chǎn)生出錯碼為0的通用保護故障；(6)若不越界，則從位圖中讀對應(yīng)字節(jié)及下一個字節(jié)；(7)把讀出的兩個字節(jié)與屏蔽碼進行與運算，若結(jié)果不為0表示檢查未通過，則產(chǎn)生出錯碼為0的通用保護故障；(8)進行I/O訪問。設(shè)某一任務(wù)的TSS段如下： TSSSEG SEGMENT PARA USE16 TSS <> ;TSS低端固定格式部分 DB 8 DUP(0) ;對應(yīng)I/O端口00H—3FH DB 10000000B ;對應(yīng)I/O端口40H—47H DB 01100000B ;對用I/O端口48H—4FH DB 8182 DUP(0ffH) ;對應(yīng)I/O端口50H—0FFFFH DB 0FFH ;位圖結(jié)束字節(jié)TSSLen = $TSSSEG ENDS 再假設(shè)IOPL=1，CPL=3。那么如下I/O指令有些能正常執(zhí)行，有些會引起通用保護異常： in al,21h ;(1)正常執(zhí)行 in al,47h ;(2)引起異常 out 20h,al ;(3)正常實行 out 4eh,al ;(4)引起異常 in al,20h ;(5)正常執(zhí)行 out 20h,eax ;(6)正常執(zhí)行 out 4ch,ax ;(7)引起異常 in ax,46h ;(8)引起異常 in eax,42h ;(9)正常執(zhí)行 由上述I/O許可檢查的細(xì)節(jié)可見，不論是否必要，當(dāng)進行許可位檢查時，80386總是從I/O許可位圖中讀取兩個字節(jié)。目的是為了盡快地執(zhí)行I/O許可檢查。一方面，常常要讀取I/O許可位圖的兩個字節(jié)。例如，上面的第(8)條指令要對I/O位圖中的兩個位進行檢查，其低位是某個字節(jié)的最高位，高位是下一個字節(jié)的最低位?？梢娂词怪灰獧z查兩個位，也可能需要讀取兩個字節(jié)。另一方面，最多檢查四個連續(xù)的位，即最多也只需讀取兩個字節(jié)。所以每次要讀取兩個字節(jié)。這也是在判別是否越界時再加1的原因。為此，為了避免在讀取I/O許可位圖的最高字節(jié)時產(chǎn)生越界，必須在I/O許可位圖的最后填加一個全1的字節(jié)，即0FFH。此全1的字節(jié)應(yīng)填加在最后一個位圖字節(jié)之后，TSS界限范圍之前，即讓填加的全1字節(jié)在TSS界限之內(nèi)。 I/O許可位圖開始偏移加8K所得的值與TSS界限值二者中較小的值決定I/O許可位圖的末端。當(dāng)TSS的界限大于I/O許可位圖開始偏移加8K時，I/O許可位圖的有效部分就有8K字節(jié)，I/O許可檢查全部根據(jù)全部根據(jù)該位圖進行。當(dāng)TSS的界限不大于I/O許可位圖開始偏移加8K時，I/O許可位圖有效部分就不到8K字節(jié)，于是對較小I/O地址訪問的許可檢查根據(jù)位圖進行，而對較大I/O地址訪問的許可檢查總被認(rèn)為不可訪問而引起通用保護故障。因為這時會發(fā)生字節(jié)越界而引起通用保護異常，所以在這種情況下，可認(rèn)為不足的I/O許可位圖的高端部分全為1。利用這個特點，可大大節(jié)約TSS中I/O許可位圖占用的存儲單元，也就大大減小了TSS段的長度。 <二>重要標(biāo)志保護輸入輸出的保護與存儲在標(biāo)志寄存器EFLAGS中的IOPL密切相關(guān)，顯然不能允許隨便地改變IOPL，否則就不能有效地實現(xiàn)輸入輸出保護。類似地，對EFLAGS中的IF位也必須加以保護，否則CLI和STI作為敏感指令對待是無意義的。此外，EFLAGS中的VM位決定著處理器是否按虛擬8086方式工作。 80386對EFLAGS中的這三個字段的處理比較特殊，只有在較高特權(quán)級執(zhí)行的程序才能執(zhí)行IRET、POPF、CLI和STI等指令改變它們。下表列出了不同特權(quán)級下對這三個字段的處理情況。 不同特權(quán)級對標(biāo)志寄存器特殊字段的處理 特權(quán)級 VM標(biāo)志字段 IOPL標(biāo)志字段 IF標(biāo)志字段 CPL=0 可變(初POPF指令外) 可變 可變 0 不變 不變 可變 CPL>IOPL 不變 不變 不變 從表中可見，只有在特權(quán)級0執(zhí)行的程序才可以修改IOPL位及VM位；只能由相對于IOPL同級或更內(nèi)層特權(quán)級執(zhí)行的程序才可以修改IF位。與CLI和STI指令不同，在特權(quán)級不滿足上述條件的情況下，當(dāng)執(zhí)行POPF指令和IRET指令時，如果試圖修改這些字段中的任何一個字段，并不引起異常，但試圖要修改的字段也未被修改，也不給出任何特別的信息。此外，指令POPF總不能改變VM位，而PUSHF指令所壓入的標(biāo)志中的VM位總為0。 <三>演示輸入輸出保護的實例(實例九)下面給出一個用于演示輸入輸出保護的實例。演示內(nèi)容包括：I/O許可位圖的作用、I/O敏感指令引起的異常和特權(quán)指令引起的異常；使用段間調(diào)用指令CALL通過任務(wù)門調(diào)用任務(wù)，實現(xiàn)任務(wù)嵌套。 1.演示步驟實例演示的內(nèi)容比較豐富，具體演示步驟如下：(1)在實模式下做必要準(zhǔn)備后，切換到保護模式；(2)進入保護模式的臨時代碼段后，把演示任務(wù)的TSS段描述符裝入TR，并設(shè)置演示任務(wù)的堆棧；(3)進入演示代碼段，演示代碼段的特權(quán)級是0；(4)通過任務(wù)門調(diào)用測試任務(wù)1。測試任務(wù)1能夠順利進行；(5)通過任務(wù)門調(diào)用測試任務(wù)2。測試任務(wù)2演示由于違反I/O許可位圖規(guī)定而導(dǎo)致通用保護異常；(6)通過任務(wù)門調(diào)用測試任務(wù)3。測試任務(wù)3演示I/O敏感指令如何引起通用保護異常；(7)通過任務(wù)門調(diào)用測試任務(wù)4。測試任務(wù)4演示特權(quán)指令如何引起通用保護異常；(8)從演示代碼轉(zhuǎn)臨時代碼，準(zhǔn)備返回實模式；(9)返回實模式，并作結(jié)束處理。
上傳時間： 2013-12-11
上傳用戶：nunnzhy
如同今天的許多通用單片機(MCU)已經(jīng)把USB、CAN和以太網(wǎng)作為標(biāo)準(zhǔn)外設(shè)集成在芯片內(nèi)部一樣，越來越多的無線網(wǎng)絡(luò)芯片和無線網(wǎng)絡(luò)解決方案也在向集成SoC 方向發(fā)展，比如第一代產(chǎn)品，Nordic公司nRF905，Chipcon公司cc1010 他們集成了8051兼容的單片機.這些無線單片機適合一般的點對點和點對多點的私有網(wǎng)絡(luò)應(yīng)用，如單一產(chǎn)品的遙控器和抄表裝置等。無線通訊技術(shù)給智能裝置的互連互通提供了便捷的途徑，工業(yè)無線網(wǎng)絡(luò)作為面向工業(yè)和家庭自動化的網(wǎng)絡(luò)技術(shù)也正在向著智能，標(biāo)準(zhǔn)和節(jié)能方向發(fā)展?！ ∧壳霸诠I(yè)控制和消費電子領(lǐng)域使用的無線網(wǎng)絡(luò)技術(shù)有ZigBee、無線局域網(wǎng)(Wi-Fi)、藍牙(Blutooth)、GPRS通用分組無線業(yè)務(wù)、 ISM、IrDA等， 未來還能有3G、超寬頻(UWB)、無線USB、Wimax等。 當(dāng)然還有大量的私有和專用無線網(wǎng)絡(luò)在工業(yè)控制和消費電子裝置中使用，其中ZigBee、GPRS是在目前在國內(nèi)工業(yè)控制中討論和使用比較多的兩種，藍牙和無線局域網(wǎng)是在消費電子產(chǎn)品如手機、耳機、打印機、照相機和家庭中小企業(yè)網(wǎng)絡(luò)中廣泛使用的無線協(xié)議(個別工業(yè)產(chǎn)品也有應(yīng)用，如無線視頻監(jiān)控和汽車音響系統(tǒng))，當(dāng)然私有無線網(wǎng)絡(luò)技術(shù)和產(chǎn)品在工業(yè)也有很多的應(yīng)用。 ZigBee是一個低功耗、短距離和低速的無線網(wǎng)絡(luò)技術(shù)，工作在2.4GHz國際免執(zhí)照的頻率，在IEEE標(biāo)準(zhǔn)上它和無線局域網(wǎng)、藍牙同屬802家族中的無線個人區(qū)域網(wǎng)絡(luò)， ZigBee是有兩部分組成，物理和鏈路層符合IEEE802.15.4， 網(wǎng)絡(luò)和應(yīng)用層符合ZigBee聯(lián)盟的規(guī)范。ZigBee聯(lián)盟是在2002年成立的非盈利組織，有包括TI、霍尼威爾、華為在內(nèi)兩百多家成員， ZigBee聯(lián)盟致力推廣兼容802.15.4和ZigBee協(xié)議的平臺， 制定網(wǎng)絡(luò)層和應(yīng)用架構(gòu)的公共規(guī)范，希望在樓宇自動化、居家控制、家用電器、工業(yè)自動控制和電腦外設(shè)等多方面普及ZigBee標(biāo)準(zhǔn)。 GPRS是在現(xiàn)有的GSM 網(wǎng)絡(luò)發(fā)展出來的分組數(shù)據(jù)承載業(yè)務(wù)，它工作在標(biāo)準(zhǔn)的GSM頻率，由于是一個分組交換系統(tǒng)，它適合工業(yè)上的突發(fā)，少量的數(shù)據(jù)傳輸，還因為GSM網(wǎng)絡(luò)覆蓋廣泛，永遠(yuǎn)在線的特點，GPRS特點適合工業(yè)控制中的遠(yuǎn)程監(jiān)控和測量系統(tǒng)。在工業(yè)控制應(yīng)用中GPRS 芯片一般是以無線數(shù)傳模塊形式出現(xiàn)的，它通過RS232全雙工接口和單片機連接，軟件上這些模塊都內(nèi)置了GPRS，PPP和TCP/IP協(xié)議，單片機側(cè)通過AT指令集向模塊發(fā)出測試，連接和數(shù)據(jù)收發(fā)指令，GPRS模塊通過中國移動cmnet進入互聯(lián)網(wǎng)和其他終端或者服務(wù)器通訊。目前市場常見的模塊有西門子G24TC45、TC35i，飛思卡爾G24，索愛GR47/48， 還有Wavecom 的集成了ARM9核的GPRS SoC模塊WMP50/100。GPRS模塊有區(qū)分自帶TCP/IP協(xié)議和不帶協(xié)議兩種，一般來講，如果是單片機側(cè)有嵌入式操作系統(tǒng)和TCP/IP協(xié)議支持的話或者應(yīng)用的要求只是收發(fā)短信和語音功能的話，可以選擇不帶協(xié)議的模塊?！ ∠冗M的SoC技術(shù)正在無線應(yīng)用領(lǐng)域發(fā)揮重要的作用。德州儀器收購了Chipcon公司以后發(fā)布的CC2430 是市場上首款SoC的ZigBee單片機， 見圖1，它把協(xié)議棧z-stack集成在芯片內(nèi)部的閃存里面， 具有穩(wěn)定可靠的CC2420收發(fā)器，增強性的8051內(nèi)核，8KRAM，外設(shè)有I/O 口，ADC，SPI，UART 和AES128 安全協(xié)處理器，三個版本分別是32/64/128K的閃存，以128K為例，扣除基本z-stack協(xié)議還有3/4的空間留給應(yīng)用代碼，即使完整的ZigBee協(xié)議，還有近1/2的空間留給應(yīng)用代碼，這樣的無線單片機除了處理通訊協(xié)議外，還可以完成一些監(jiān)控和顯示任務(wù)。這樣無線單片機都支持通過SPI或者UART與通用單片機或者嵌入式CPU結(jié)合。 2008年4月發(fā)表CC2480新一代單片ZibBee認(rèn)證處理器就展示出和TI MSP430 通用的低功耗單片機結(jié)合的例子。圖1 CC2430應(yīng)用電路 工業(yè)控制領(lǐng)域的另一個芯片巨頭——飛思卡爾的單片ZigBee處理器MC1321X的方案也非常類似，集成了HC08單片機核心， 16/32/64K 閃存，外設(shè)有GPIO， I2C和ADC， 軟件是Beestack 協(xié)議，只是最多4K RAM 對于更多的任務(wù)顯得小了些。但是憑借32位單片機Coldfire和系統(tǒng)軟件方面經(jīng)驗和優(yōu)勢， 飛思卡爾在滿足用戶應(yīng)用的彈性需求方面作的更有特色，它率先能夠提供從低-中-高各個層面的解決方案，見圖2。
標(biāo)簽： 單片機 工業(yè)無線網(wǎng)絡(luò)
上傳時間： 2013-11-02
上傳用戶：momofiona
微處理器及微型計算機的發(fā)展概況 第一代微處理器是以Intel公司1971年推出的4004，4040為代表的四位微處理機。 第二代微處理機（1973年~1977年），典型代表有：Intel 公司的8080、8085；Motorola公司的M6800以及Zlog公司的Z80。 第三代微處理機 第三代微機是以16位機為代表，基本上是在第二代微機的基礎(chǔ)上發(fā)展起來的。其中Intel公司的8088。8086是在8085的基礎(chǔ)發(fā)展起來的；M68000是Motorola公司在M6800 的基礎(chǔ)發(fā)展起來的； 第四代微處理機 以Intel公司1984年10月推出的80386CPU和1989年4月推出的80486CPU為代表， 第五代微處理機的發(fā)展更加迅猛，1993年3月被命名為PENTIUM的微處理機面世，98年P(guān)ENTIUM 2又被推向市場。 INTEL CPU 發(fā)展歷史Intel第一塊CPU 4004,4位主理器,主頻108kHz,運算速度0.06MIPs(Million Instructions Per Second, 每秒百萬條指令),集成晶體管2,300個,10微米制造工藝,最大尋址內(nèi)存640 bytes,生產(chǎn)曰期1971年11月. 8085,8位主理器,主頻5M,運算速度0.37MIPs,集成晶體管6,500個,3微米制造工藝,最大尋址內(nèi)存64KB,生產(chǎn)曰期1976年 8086,16位主理器,主頻4.77/8/10MHZ,運算速度0.75MIPs,集成晶體管29,000個,3微米制造工藝,最大尋址內(nèi)存1MB,生產(chǎn)曰期1978年6月. 80486DX,DX2,DX4,32位主理器,主頻25/33/50/66/75/100MHZ,總線頻率33/50/66MHZ,運算速度20~60MIPs,集成晶體管1.2M個,1微米制造工藝,168針PGA,最大尋址內(nèi)存4GB,緩存8/16/32/64KB,生產(chǎn)曰期1989年4月 Celeron一代, 主頻266/300MHZ(266/300MHz w/o L2 cache, Covington芯心 (Klamath based),300A/333/366/400/433/466/500/533MHz w/128kB L2 cache, Mendocino核心 (Deschutes-based), 總線頻率66MHz,0.25微米制造工藝,生產(chǎn)曰期1998年4月) Pentium 4 (478針),至今分為三種核心:Willamette核心(主頻1.5G起,FSB400MHZ,0.18微米制造工藝),Northwood核心(主頻1.6G~3.0G,FSB533MHZ,0.13微米制造工藝, 二級緩存512K),Prescott核心(主頻2.8G起,FSB800MHZ,0.09微米制造工藝,1M二級緩存,13條全新指令集SSE3),生產(chǎn)曰期2001年7月. 更大的緩存、更高的頻率、 超級流水線、分支預(yù)測、亂序執(zhí)行超線程技術(shù) 微型計算機組成結(jié)構(gòu)單片機簡介單片機即單片機微型計算機，是將計算機主機(CPU、 內(nèi)存和I/O接口)集成在一小塊硅片上的微型機。 三、計算機編程語言的發(fā)展概況 機器語言 機器語言就是0，1碼語言，是計算機唯一能理解并直接執(zhí)行的語言。匯編語言 用一些助記符號代替用0，1碼描述的某種機器的指令系統(tǒng)，匯編語言就是在此基礎(chǔ)上完善起來的。高級語言 BASIC，PASCAL，C語言等等。用高級語言編寫的程序稱源程序，它們必須通過編譯或解釋，連接等步驟才能被計算機處理。 面向?qū)ο笳Z言 C++，Java等編程語言是面向?qū)ο蟮恼Z言。 1.3 微型計算機中信息的表示及運算基礎(chǔ)（一） 十進制ND有十個數(shù)碼：0～9，逢十進一。 例 1234.5=1×103 +2×102 +3×101 +4×100 +5×10-1加權(quán)展開式以10稱為基數(shù)，各位系數(shù)為0～9，10i為權(quán)。 一般表達式：ND= dn-1×10n-1+dn-2×10n-2 +…+d0×100 +d-1×10-1+… （二） 二進制NB兩個數(shù)碼：0、1, 逢二進一。 例 1101.101=1×23+1×22+0×21+1×20+1×2-1+1×2-3 加權(quán)展開式以2為基數(shù)，各位系數(shù)為0、1， 2i為權(quán)。 一般表達式： NB = bn-1×2n-1 + bn-2×2n-2 +…+b0×20 +b-1×2-1+… （三）十六進制NH十六個數(shù)碼0～9、A～F，逢十六進一。 例：DFC.8=13×162 +15×161 +12×160 +8×16-1 展開式以十六為基數(shù)，各位系數(shù)為0～9，A～F，16i為權(quán)。 一般表達式： NH= hn-1×16n-1+ hn-2×16n-2+…+ h0×160+ h-1×16-1+… 二、不同進位計數(shù)制之間的轉(zhuǎn)換 （二）二進制與十六進制數(shù)之間的轉(zhuǎn)換 24=16 ，四位二進制數(shù)對應(yīng)一位十六進制數(shù)。舉例：（三）十進制數(shù)轉(zhuǎn)換成二、十六進制數(shù)整數(shù)、小數(shù)分別轉(zhuǎn)換 1.整數(shù)轉(zhuǎn)換法“除基取余”：十進制整數(shù)不斷除以轉(zhuǎn)換進制基數(shù)，直至商為0。每除一次取一個余數(shù)，從低位排向高位。舉例： 2. 小數(shù)轉(zhuǎn)換法“乘基取整”：用轉(zhuǎn)換進制的基數(shù)乘以小數(shù)部分，直至小數(shù)為0或達到轉(zhuǎn)換精度要求的位數(shù)。每乘一次取一次整數(shù)，從最高位排到最低位。舉例： 三、帶符號數(shù)的表示方法 機器數(shù)：機器中數(shù)的表示形式。真值： 機器數(shù)所代表的實際數(shù)值。舉例:一個8位機器數(shù)與它的真值對應(yīng)關(guān)系如下： 真值： X1=+84=+1010100B X2=-84= -1010100B 機器數(shù)：[X1]機= 01010100 [X2]機= 11010100(二)原碼、反碼、補碼最高位為符號位，0表示 “+”，1表示“－”。 數(shù)值位與真值數(shù)值位相同。 例 8位原碼機器數(shù)： 真值： x1 = +1010100B x2 =－ 1010100B 機器數(shù)： [x1]原 = 01010100 [x2]原 = 11010100原碼表示簡單直觀,但0的表示不唯一，加減運算復(fù)雜。 正數(shù)的反碼與原碼表示相同。 負(fù)數(shù)反碼符號位為 1，數(shù)值位為原碼數(shù)值各位取反。 例 8位反碼機器數(shù)： x= +4： [x]原= 00000100 [x]反= 00000100 x= -4： [x]原= 10000100 [x]反= 111110113、補碼（Two’s Complement）正數(shù)的補碼表示與原碼相同。 負(fù)數(shù)補碼等于2n－abs（x）8位機器數(shù)表示的真值四、 二進制編碼例：求十進制數(shù)876的BCD碼 876= 1000 0111 0110 BCD 876= 36CH = 1101101100B 2、字符編碼 美國標(biāo)準(zhǔn)信息交換碼ASCII碼，用于計算 機與計算機、計算機與外設(shè)之間傳遞信息。 3、漢字編碼 “國家標(biāo)準(zhǔn)信息交換用漢字編碼”（GB2312-80標(biāo)準(zhǔn)），簡稱國標(biāo)碼。 用兩個七位二進制數(shù)編碼表示一個漢字 例如“巧”字的代碼是39H、41H漢字內(nèi)碼例如“巧”字的代碼是0B9H、0C1H1·4 運算基礎(chǔ) 一、二進制數(shù)的運算加法規(guī)則：“逢2進1” 減法規(guī)則：“借1當(dāng)2” 乘法規(guī)則：“逢0出0，全1出1”二、二—十進制數(shù)的加、減運算 BCD數(shù)的運算規(guī)則 循十進制數(shù)的運算規(guī)則“逢10進1”。但計算機在進行這種運算時會出現(xiàn)潛在的錯誤。為了解決BCD數(shù)的運算問題，采取調(diào)整運算結(jié)果的措施：即“加六修正”和“減六修正”例：10001000(BCD)+01101001(BCD) =000101010111(BCD) 1 0 0 0 1 0 0 0 ＋ 0 1 1 0 1 0 0 1 1 1 1 1 0 0 0 1 ＋ 0 1 1 0 0 1 1 0 ……調(diào)整 1 0 1 0 1 0 1 1 1 進位 例： 10001000(BCD)－ 01101001(BCD)= 00011001(BCD) 1 0 0 0 1 0 0 0 － 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 － 0 1 1 0 ……調(diào)整 0 0 0 1 1 0 0 1 三、 帶符號二進制數(shù)的運算 1.5 幾個重要的數(shù)字邏輯電路編碼器譯碼器計數(shù)器微機自動工作的條件程序指令順序存放自動跟蹤指令執(zhí)行1.6 微機基本結(jié)構(gòu)微機結(jié)構(gòu)各部分組成連接方式1、以CPU為中心的雙總線結(jié)構(gòu)；2、以內(nèi)存為中心的雙總線結(jié)構(gòu)；3、單總線結(jié)構(gòu)CPU結(jié)構(gòu)管腳特點 1、多功能；2、分時復(fù)用內(nèi)部結(jié)構(gòu) 1、控制; 2、運算; 3、寄存器; 4、地址程序計數(shù)器堆棧定義 1、定義；2、管理；3、堆棧形式
上傳時間： 2013-10-17
上傳用戶：erkuizhang
用VHDL語言進行MCS－51兼容單片機ip核開發(fā)
上傳時間： 2013-10-28
上傳用戶：nem567397
單片機應(yīng)用系統(tǒng)抗干擾技術(shù):第1章 電磁干擾控制基礎(chǔ). 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設(shè)計3 1.2.3 電磁兼容性常用術(shù)語4 1.2.4 電磁兼容性標(biāo)準(zhǔn)6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數(shù)模型9 1.4.2 分布參數(shù)模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導(dǎo)耦合14 1.5.2 感應(yīng)耦合（近場耦合）15 .1.5.3 電磁輻射耦合（遠(yuǎn)場耦合）15 1.6 單片機應(yīng)用系統(tǒng)電磁干擾控制的一般方法16 第2章 數(shù)字信號耦合與傳輸機理 2.1 數(shù)字信號與電磁干擾18 2.1.1 數(shù)字信號的開關(guān)速度與頻譜18 2.1.2 開關(guān)暫態(tài)電源尖峰電流噪聲22 2.1.3 開關(guān)暫態(tài)接地反沖噪聲24 2.1.4 高速數(shù)字電路的EMI特點25 2.2 導(dǎo)線阻抗與線間耦合27 2.2.1 導(dǎo)體交直流電阻的計算27 2.2.2 導(dǎo)體電感量的計算29 2.2.3 導(dǎo)體電容量的計算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號的長線傳輸36 2.3.1 長線傳輸過程的數(shù)學(xué)描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計算42 2.3.4 傳輸線特性阻抗的重復(fù)性與阻抗匹配44 2.4 數(shù)字信號傳輸過程中的畸變45 2.4.1 信號傳輸?shù)娜肷浠?5 2.4.2 信號傳輸?shù)姆瓷浠?6 2.5 信號傳輸畸變的抑制措施49 2.5.1 最大傳輸線長度的計算49 2.5.2 端點的阻抗匹配50 2.6 數(shù)字信號的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設(shè)計59 3.1.1 元件的選擇準(zhǔn)則59 3.1.2 元件的降額設(shè)計59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內(nèi)部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數(shù)62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號68 3.3.3 電容器的標(biāo)志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項74 3.5 數(shù)字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數(shù)字集成電路的抗干擾性能78 3.5.4 CMOS數(shù)字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項80 3.5.6 集成門電路系列型號81 3.6 高速CMOS 54/74HC系列接口設(shè)計83 3.6.1 54/74HC 系列芯片特點83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機接口85 3.7 元器件的裝配工藝對可靠性的影響86 第4章 電磁干擾硬件控制技術(shù) 4.1 屏蔽技術(shù)88 4.1.1 電場屏蔽88 4.1.2 磁場屏蔽89 4.1.3 電磁場屏蔽91 4.1.4 屏蔽損耗的計算92 4.1.5 屏蔽體屏蔽效能的計算99 4.1.6 屏蔽箱的設(shè)計100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設(shè)計要點113 4.2 接地技術(shù)114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統(tǒng)的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環(huán)路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術(shù)126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術(shù)155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結(jié)構(gòu)164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結(jié)構(gòu)165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應(yīng)用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應(yīng)用168 4.7 信號線間的串?dāng)_及抑制169 4.7.1 線間串?dāng)_分析169 4.7.2 線間串?dāng)_的抑制173 4.8 信號線的選擇與敷設(shè)174 4.8.1 信號線型式的選擇174 4.8.2 信號線截面的選擇175 4.8.3 單股導(dǎo)線的阻抗分析175 4.8.4 信號線的敷設(shè)176 4.9 漏電干擾的防止措施177 4.10 抑制數(shù)字信號噪聲常用硬件措施177 4.10.1 數(shù)字信號負(fù)傳輸方式178 4.10.2 提高數(shù)字信號的電壓等級178 4.10.3 數(shù)字輸入信號的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關(guān)觸點抖動干擾的抑制方法181 4.10.6 提高器件的驅(qū)動能力184 4.11 靜電放電干擾及其抑制184 第5章 主機單元配置與抗干擾設(shè)計 5.1 單片機主機單元組成特點186 5.1.1 80C51最小應(yīng)用系統(tǒng)186 5.1.2 低功耗單片機最小應(yīng)用系統(tǒng)187 5.2 總線的可靠性設(shè)計191 5.2.1 總線驅(qū)動器191 5.2.2 總線的負(fù)載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數(shù)字輸入端的噪聲抑制194 5.3.3 數(shù)字電路不用端的處理195 5.3.4 存儲器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時鐘電路配置200 5.6 復(fù)位電路設(shè)計201 5.6.1 復(fù)位電路RC參數(shù)的選擇201 5.6.2 復(fù)位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時復(fù)位205 5.7 單片機系統(tǒng)的中斷保護問題205 5.7.1 80C51單片機的中斷機構(gòu)205 5.7.2 常用的幾種中斷保護措施205 5.8 RAM數(shù)據(jù)掉電保護207 5.8.1 片內(nèi)RAM數(shù)據(jù)保護207 5.8.2 利用雙片選的外RAM數(shù)據(jù)保護207 5.8.3 利用DS1210實現(xiàn)外RAM數(shù)據(jù)保護208 5.8.4 2 KB非易失性隨機存儲器DS1220AB/AD211 5.9 看門狗技術(shù)215 5.9.1 由單穩(wěn)態(tài)電路實現(xiàn)看門狗電路216 5.9.2 利用單片機片內(nèi)定時器實現(xiàn)軟件看門狗217 5.9.3 軟硬件結(jié)合的看門狗技術(shù)219 5.9.4 單片機內(nèi)配置看門狗電路221 5.10 微處理器監(jiān)控器223 5.10.1 微處理器監(jiān)控器MAX703～709/813L223 5.10.2 微處理器監(jiān)控器MAX791227 5.10.3 微處理器監(jiān)控器MAX807231 5.10.4 微處理器監(jiān)控器MAX690A/MAX692A234 5.10.5 微處理器監(jiān)控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監(jiān)控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測量單元配置與抗干擾設(shè)計 6.1 概述255 6.2 模擬信號放大器256 6.2.1 集成運算放大器256 6.2.2 測量放大器組成原理260 6.2.3 單片集成測量放大器AD521263 6.2.4 單片集成測量放大器AD522265 6.2.5 單片集成測量放大器AD526266 6.2.6 單片集成測量放大器AD620270 6.2.7 單片集成測量放大器AD623274 6.2.8 單片集成測量放大器AD624276 6.2.9 單片集成測量放大器AD625278 6.2.10 單片集成測量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵功能的模塊2B30/2B31305 6.6 模擬信號隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實用線性隔離放大器333 6.7 數(shù)字電位器及其應(yīng)用336 6.7.1 非易失性數(shù)字電位器x9221336 6.7.2 非易失性數(shù)字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動補償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉(zhuǎn)換器芯片提供基準(zhǔn)電壓350 6.9 測量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號串模干擾的抑制352 6.9.3 輸入信號共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設(shè)計 7.1 D/A、A/D轉(zhuǎn)換器的干擾源357 7.2 D/A轉(zhuǎn)換原理及抗干擾分析358 7.2.1 T型電阻D/A轉(zhuǎn)換器359 7.2.2 基準(zhǔn)電源精度要求361 7.2.3 D/A轉(zhuǎn)換器的尖峰干擾362 7.3 典型D/A轉(zhuǎn)換器與單片機接口363 7.3.1 并行12位D/A轉(zhuǎn)換器AD667363 7.3.2 串行12位D/A轉(zhuǎn)換器MAX5154370 7.4 D/A轉(zhuǎn)換器與單片機的光電接口電路377 7.5 A/D轉(zhuǎn)換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數(shù)反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉(zhuǎn)換器與單片機接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉(zhuǎn)換器MAX 197394 7.6.3 雙積分式A/D轉(zhuǎn)換器5G14433399 7.6.4 V/F轉(zhuǎn)換器AD 652在A/D轉(zhuǎn)換器中的應(yīng)用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關(guān)與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關(guān)配置與抗干擾技術(shù)413 7.9 D/A、A/D轉(zhuǎn)換器的電源、接地與布線416 7.10 精密基準(zhǔn)電壓電路與噪聲抑制416 7.10.1 基準(zhǔn)電壓電路原理417 7.10.2 引腳可編程精密基準(zhǔn)電壓源AD584418 7.10.3 埋入式齊納二極管基準(zhǔn)AD588420 7.10.4 低漂移電壓基準(zhǔn)MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準(zhǔn)MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準(zhǔn)電路430 第8章 功率接口與抗干擾設(shè)計 8.1 功率驅(qū)動元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發(fā)雙向晶閘管驅(qū)動器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅(qū)動接口438 8.2.2 繼電器—接觸器輸出驅(qū)動電路439 8.2.3 光電耦合器—晶閘管輸出驅(qū)動電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機與大功率單相負(fù)載的接口電路441 8.2.6 單片機與大功率三相負(fù)載間的接口電路442 8.3 感性負(fù)載電路噪聲的抑制442 8.3.1 交直流感性負(fù)載瞬變噪聲的抑制方法442 8.3.2 晶閘管過零觸發(fā)的幾種形式445 8.3.3 利用晶閘管抑制感性負(fù)載的瞬變噪聲447 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態(tài)繼電器451 8.5.1 固態(tài)繼電器的原理和結(jié)構(gòu)451 8.5.2 主要參數(shù)與選用452 8.5.3 交流固態(tài)繼電器的使用454 第9章 人機對話單元配置與抗干擾設(shè)計 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構(gòu)造與特點458 9.3 LED的驅(qū)動方式459 9.3.1 采用限流電阻的驅(qū)動方式459 9.3.2 采用LM317的驅(qū)動方式460 9.3.3 串聯(lián)二極管壓降驅(qū)動方式462 9.4 典型鍵盤/顯示器接口芯片與單片機接口463 9.4.1 8位LED驅(qū)動器ICM 7218B463 9.4.2 串行LED顯示驅(qū)動器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態(tài)顯示接口的抗干擾502 9.5.2 LED動態(tài)顯示接口的抗干擾506 9.6 打印機接口與抗干擾技術(shù)508 9.6.1 并行打印機標(biāo)準(zhǔn)接口信號508 9.6.2 打印機與單片機接口電路509 9.6.3 打印機電磁干擾的防護設(shè)計510 9.6.4 提高數(shù)據(jù)傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設(shè)計 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實用低通電容濾波器518 10.2.2 雙繞組扼流圈的應(yīng)用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎(chǔ)知識519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側(cè)抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯(lián)型直流穩(wěn)壓電源配置與抗干擾556 10.7.3 集成穩(wěn)壓器使用中的保護557 10.8 開關(guān)電源干擾的抑制措施559 10.8.1 開關(guān)噪聲的分類559 10.8.2 開關(guān)電源噪聲的抑制措施560 10.9 微機用不間斷電源UPS561 10.10 采用晶閘管無觸點開關(guān)消除瞬態(tài)干擾設(shè)計方案564 第11章 印制電路板的抗干擾設(shè)計 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標(biāo)準(zhǔn)與電性能571 11.1.4 覆銅板的主要特點和應(yīng)用583 11.2 印制板布線設(shè)計基礎(chǔ)585 11.2.1 印制板導(dǎo)線的阻抗計算585 11.2.2 PCB布線結(jié)構(gòu)和特性阻抗計算587 11.2.3 信號在印制板上的傳播速度589 11.3 地線和電源線的布線設(shè)計590 11.3.1 降低接地阻抗的設(shè)計590 11.3.2 減小電源線阻抗的方法591 11.4 信號線的布線原則592 11.4.1 信號傳輸線的尺寸控制592 11.4.2 線間串?dāng)_控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機自動布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結(jié)構(gòu)與特點599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測控系統(tǒng)軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術(shù)608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術(shù)609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動恢復(fù)處理程序613 12.4.1 上電標(biāo)志設(shè)定614 12.4.2 RAM中數(shù)據(jù)冗余保護與糾錯616 12.4.3 軟件復(fù)位與中斷激活標(biāo)志617 12.4.4 程序失控后恢復(fù)運行的方法618 12.5 數(shù)字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術(shù)平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關(guān)量輸入/輸出軟件抗干擾設(shè)計629 12.7.1 開關(guān)量輸入軟件抗干擾措施629 12.7.2 開關(guān)量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項630 附錄 電磁兼容器件選購信息632
標(biāo)簽： 單片機 應(yīng)用系統(tǒng) 抗干擾技術(shù)
上傳時間： 2013-10-20
上傳用戶：xdqm
QuartusII中利用免費IP核的設(shè)計 作者：雷達室 以設(shè)計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；
上傳時間： 2014-12-28
上傳用戶：fghygef
基于FPGA的GPIB接口IP核的研究與設(shè)計
上傳時間： 2013-11-04
上傳用戶：bensonlly
ISE新建工程及使用IP核步驟詳解
上傳時間： 2013-11-18
上傳用戶：peterli123456
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
