電子式互感器與傳統電磁式互感器相比，在帶寬、絕緣和成本等方面具有優勢，因而代表了高電壓等級電力系統中電流和電壓測量的一種極具吸引力的發展方向。隨著信息技術的發展和電力市場中競爭機制的形成，電子式互感器成為人們研究的熱點；越來越多的新技術被引入到電子式互感器設計中，以提高其工作可靠性，降低運行總成本，減小對生態環境的壓力。本文圍繞電子式互感器實用化中的關鍵技術而展開理論與實驗研究，具體包括新型傳感器、雙傳感器的數據融合算法、數字接口、組合式電源、低功耗技術和自監測功能的實現等。 目前電子式電流互感器(ECT)大多數采用單傳感器開環結構，對每個環節的精度和可靠性的要求都很高，嚴重制約了ECT整體性能的提高，影響其實用化。本文介紹了新型傳感器～鐵心線圈式低功率電流傳感器(LPET)和印刷電路板(PCB)空心線圈及其數字積分器，在此基礎上設計了一種基于LPCT和PCB空心線圈的組合結構的新型電流傳感器。該結構具有并聯的特點，結合了這兩種互感器的優點，采用數據融合算法來處理兩路信號，實現高精度測量和提高系統可靠性，并探索出辨別LPET飽和的新方法。試驗和仿真結果表明，這種新型電流傳感器可以覆蓋較大的電流測量范圍，達到IEC 60044-8標準中關于測量(幅值誤差)、保護(復合誤差)和暫態響應(峰值)的準確度要求，能夠作為多用途電流傳感器使用。 在電子式電壓互感器方面，基于精密電阻分壓器的新型傳感器在原理、結構和輸出信號等方面與傳統的電壓互感器有很大不同，本文設計了一種可替代10kV電磁式電壓互感器的精密電阻分壓器。通過試驗研究與計算分析，得出其性能主要受電阻特性和雜散電容的影響，并給出了減小其誤差的方法。測試結果表明，設計的10kV精密電阻分壓器的準確度滿足IEC 60044-7標準要求，可達0.2級。 電子式互感器的關鍵技術之一是內部的數字化以及其標準化接口，本文以10kV組合型電子式互感器為對象設計了一種實用化的數字系統。以精密電阻分壓器作為電壓傳感器，電流傳感器則采用基于數據融合算法的LPCT和PCB空心線圈的組合結構。本文首先解決了互感器間的同步與傳感器間的內部同步問題，進而依照IEC61850-9-1標準，實現了組合型電子式互感器的100M以太網接口。 電子式電流互感器在高電壓等級的應用研究中，ECT高壓側的電源問題是關鍵技術之一。論文首先分析了兩種電源方案：取電CT電源和激光電源。取電CT電源通過一個特制的電流互感器(取電CT)，直接從高壓側母線電流中獲取電能。在取電CT和整流橋之間設計一個串聯電感，大大降低了施加在整流橋上的的感應電壓并限制了取電CT的輸出電流，起到了穩定電壓和保護后續電路的作用。激光電源方案以先進的光電轉換器、半導體激光二極管和光纖為基礎，單獨一根上行光纖同時完成供能和控制信號的傳輸，在不影響光供能穩定性的情況下，數據通信完成在短暫的供能間隔中。在高電位端控制信號通過在能量變換電路中增加一個比較器電路被提取出來。本文還提出了一種將兩種供能方式結合使用的組合電源，并設計了這兩種電源之間的切換方法，解決了取電CT電源的死區問題，延長了激光器的使用壽命。作為綜合應用實例，設計并完成了以LPCT為傳感器、由組合電源供能、采用低功耗技術的高壓電子式電流互感器。互感器高壓側的一次轉換器能夠提供兩路傳感器數據通道，并且具有溫度補償和采集通道的自校正功能，在更寬溫度、更大電流范圍內保證了極高的測量精度：互感器低電位端的二次轉換器具有數字和模擬接口，可以接收數據并發送命令來控制一次轉換器，包括同步和校正命令在內的數據信號可以通過同一根供能光纖傳送到一次轉換器。該互感器具有在線監測功能，這種預防性維護和自檢測功能夠提示維護或提出警告，提高了可靠性。系統測試表明：具有低功耗光纖發射驅動電路的一次轉換器平均功耗在40mw以下：上行光纖中通信波特率可以達到200kb/s，下行光纖中更是高達2Mb/s；系統準確度同時滿足IEC6044-8標準對0.2S級測量和5TPE級保護電子式互感器的要求。
上傳時間： 2013-06-09
上傳用戶：handless
近幾十年來，移動通信進入了飛速發展時期，它與人們的日常生活息息相關，已經成為了人們生活中的必需品，目前移動通信正處在由第二代向第三代過渡的階段。調制技術是移動通信中的一項關鍵技術，根據不同的無線信道的特點選擇合適的、高效的調制方式對移動通信系統的性能非常重要。軟件無線電技術的出現對于移動通信的發展起到了很大的推動作用，構建一個通用的、標準的、模塊化的硬件平臺，把以前用硬件實現的無線電功能用軟件來實現，大大地提高了通信系統的靈活性。用軟件無線電技術實現的數字調制靈活性好，可以通過空中下載實現不同的調制方式，從而適應不同的通信體制。 在閱讀了大量數字調制和軟件無線電的國內外文獻的基礎上，本文深入研究了各種數字調制方式的原理以及優缺點，設計了一個軟件無線電平臺以實現相應的數字調制。該平臺以TI公司的DSP芯片TMS320VC5416為核心部分進行信號的處理用于實現數字調制算法，在外圍電路上擴展了ADC、DAC芯片分別構成前向數據采集模塊和后向調制信號處理模塊，同時用CPLD來構成邏輯控制模塊，主要實現地址分配、提供接口控制信號、輸入信息檢索功能、譯碼功能和分頻功能。在軟件設計方面，本設計分為整體邏輯控制和數字調制算法實現兩部分。在整體邏輯控制部分主要是針對CPID模塊進行整體邏輯控制的設計，在數字調制算法部分主要是在DSP模塊實現ASK、FSK、QPSK等數字調制算法的設計。 本軟件無線電平臺具有處理速度快、實時操作性強、存儲大量數據等優點。 關鍵字：軟件無線電；數字調制；DSP；CPLD
上傳時間： 2013-04-24
上傳用戶：zukfu
隨著電力電子技術的發展，各類電力電子裝置應運而生，這些產品在出廠前需要根據不同的需要進行相應的測試和校驗。傳統的負載測試存在著能耗大、靈活性差等諸多缺點，已經越來越不能滿足各種測試場合的要求，特別是一些要求用動態變化的負載、非線性負載、具有負阻特性的負載以及有源負載等測試場合。因此針對這一問題，本文利用電力電子技術結合計算機技術、控制技術等設計了一種通用的交流電子負載模擬裝置，以滿足各種測試場合的要求。 @@ 交流電子負載是一種可以模擬真實負載的電力電子裝置，它不但可以模擬傳統的線性負載，也可以模擬各種非線性負載、有源負載等其他形式的負載。目前國內外對電子負載的研究還不成熟，有些是使交流電源按照一定的功率放電，但是輸出電流卻與真實負載測試下的電流有較大的差別；而有些雖然能夠準確控制電源的放電電流取得和真實負載一樣的效果，但試驗電能完全被消耗掉，造成很大的浪費。本文研究的新型交流電子負載克服了以上電子負載方案的缺點，可以滿足各種試驗場合的測試需求，能夠在很大程度上減少能量浪費，豐富試驗樣式且節約試驗成本。 @@ 本文分析了能饋式交流電子負載的模擬原理，確定了采用中間直流環節的交-直-交主電路結構，其一端接待測交流電源，另一端接低壓交流電網。前級負載模擬環節和后級能量回饋環節均采用可四象限運行的電壓型PWM（Pulse Width Modulation）變換器。負載模擬環節直接與待測電源連接，采用電流滯環瞬時值比較方式，使電源輸出的實際電流信號準確、快速的跟蹤其指令電流信號值，使得電子負載對待測電源呈現設定的負載形式，完成電子負載的模擬功能；能量回饋環節與電網連接，通過控制輸出電流與電網電壓同頻、同相位，實現試驗電能的單位功率因數回饋電網的目的，變換器的控制采用常規的雙閉環控制方式，電流內環控制實際電流跟蹤指令值的變化，電壓外環通過控制輸出電流的大小使直流側母線電壓穩定為設定指令值。 @@ 電子負載系統在負載模擬部分通過人機接口設定具體負載形式和負載屬性，為了更加準確快速的得到電流指令信號值，文中采用更加直接的數值計算方 法，由數字信號處理器實時計算出該給定負載模式下的指令電流值。使用交流小信號分析法得到了系統的頻域方塊圖，并對主電路元件參數以及調節器進行了優化設計。針對大功率開關管開關頻率存在的限制，本文提出了幾種提高電流跟蹤精度的改進方法，取得了良好的效果。整個系統在PSIM平臺上進行了不同工作模式下的仿真，仿真結果表明方案切實可行。最后依據仿真方案設計基于TMS320F2812的控制系統和功率電路，使用PROTEL軟件進行了原理圖的繪制。@@關鍵詞：電子負載；能量回饋；電壓型變換器；滯環PWM電流控制；雙閉環；PWM整流器
上傳時間： 2013-05-26
上傳用戶：saharawalker
隨著電子技術的不斷發展和進步，嵌入式系統也越來越廣泛的滲入到人類生活的方方面面。我們生活中常用的手機、數碼相機、掌上電腦、便攜式掃描儀等等都應用到了嵌入式系統。 論文首先介紹了嵌入式系統，包括嵌入式系統的構成、特點、發展趨勢以及FPGA在嵌入式中的應用等，指明嵌入式系統設計一般可分為硬件設計和軟件設計兩部分。 硬件設計部分，首先介紹了FPGA的相關知識，包括FPGA構成、特性、開發工具、開發流程等，并對論文中選用的Altera公司的CyclonⅡ器件做了詳細的介紹。利用SOPC Builder、NiosⅡ等工具設計創建了NiosⅡ CPU內核，添加以太網、Flash、PIO以及VGA接口等模塊，生成了一個Nios CPU內核，完成硬件設計。 軟件設計部分，研究了嵌入式操作系統的發展、種類、特點等，簡單介紹了幾種代表性的嵌入式操作系統。選擇嵌入式操作系統時，綜合考慮了內核、可移植性、可裁剪性、外掛模塊、成本、服務等各種因素，最終選用μCLinux操作系統。詳細介紹了μCLinux的特點、基本架構、代碼結構等。利用NiosⅡIDE為宿主機建立Linux開發環境。在IDE里配置Linux內核和文件系統，編譯后上載到做好的硬件平臺上。啟動μCLinux后將一個C語言編寫的九宮格求解程序下載到開發板中運行，檢驗運行結果，驗證嵌入式系統的正確性。 論文所做的只是嵌入式系統的一個應用實例。實際應用過程中，用戶可以根據自己的實際需要對軟硬件進行修改，以實現不同的功能。
上傳時間： 2013-07-19
上傳用戶：zhuoying119
隨著計算機及其外圍設備的發展，傳統的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優點，目前已經成為計算機外設接口的主流技術，在計算機外圍設備和消費類電子領域正獲得越來越多的應用。 @@ 本文基于USB2．0協議規范，設計了一款支持高速和全速傳輸的USB2．0設備控制器IP核。文中著重介紹了這款設備控制器IP核的設計和FPGA驗證工作，詳細研究并分析了USB2．0規范，根據規范提出了一種USB2．0設備控制器整體構架方案，描述了各個功能子模塊硬件電路的功能及實現。從可重用的角度出發，對設備控制器模塊進行優化設計，增加多個靈活的配置選項，根據不同的應用對硬件進行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應用于各種USB系統。本文還研究了IP核的驗證方法，并對所設計的USB2．0設備控制器建立了功能完備的ModelSim仿真驗證環境，搭建了FPGA硬件驗證平臺，設計了具有AHB接口的設備控制器和帶有8051的設備控制器，并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設計的USB2．0設備控制器IP核可配置性高，使用者可以自由配置所需端點的個數以及每個端點類型等，可以集成于多種USB系統中，適于各類USB設備的開發。本課題所取得的成果為USB2．0設備類的研究和開發積累了經驗，并為后來實驗室某項目測試芯片的USB數據采集提供了參考方案，也為未來USB3．0接口IP核的開發和應用奠定了基礎。 @@關鍵詞USB2．0控制器；IP核；FPGA；驗證
上傳時間： 2013-06-30
上傳用戶：nanfeicui
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
作為電子類專業學生，實驗是提高學生對所學知識的印象以及發現問題和解決問題的能力，增加學生動手能力的必須環節。本設計的目的就是開發一套滿足學生實驗需求的信號源，基于此目的本信號源并不需要突出的性能，但經濟上要求低成本，同時要求操作簡單，能夠輸出多種波形，并且利于學生在此平臺上認識信號源原理，同時方便在此平臺上進行拓展開發。 設計中運用虛擬儀器技術將計算機屏幕作為儀器面板，采用EPP接口，同時在FPGA上開發控制電路，為后續開發留下了空間，同時節省了成本。本設計采用地址線16位，數據線12位的靜態RAM作為信號源的波形存儲器，后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數據預存在存儲器中便于調用，最后得到的結果基本滿足教學實驗的需求。 本文結構上首先介紹了直接采用DDS芯片制作信號源的利弊，及作者采用這種設計的初衷，然后介紹了信號源的整體結構，總體模塊。以下章節首先介紹FPGA內部設計，包括總體結構和幾大部分模塊，包括：時鐘產生電路，相位累加器，數據輸入控制電路，濾波器控制電路，信號源啟動控制電路。 然后介紹了其他模塊的設計，包括存儲器選擇，幅度控制電路的設計以及濾波器電路的設計，本設計的幅度控制采用兩級DA級聯，以及后端電阻分壓網絡調節的方式進行設計，提高了幅度調節的范圍。對于濾波器的設計，依據不同的信號頻率，分成了4個部分，對于500K以下的信號采用的是二階巴特沃斯有源低通濾波，對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設計部分，分成兩個部分，對于底層驅動程序采用以Labwindows/CVI為平臺進行開發，利用其編譯和執行速度快，并且和LabVIEW能夠很好連接的特性。對于上層控制軟件，采用以LabVIEW為平臺進行開發，充分利用其圖化設計，易于擴展。 論文最后對所做工作進行了總結，提出了進一步改進的方向。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
FPGA作為新一代集成電路的出現，引起了數字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設計公司開始使用FPGA進行系統開發，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發展也越來越先進，在如此良性循環下，不久的將來，FPGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發展前景與市場吸引力，因此，本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發技術日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設計語言，到現在面向對象的System Verilog、SystemC設計語言，硬件設計語言開始向高級語言發展。作為一個軟件設計人員，會很容易接受面向對象的語言。現在軟件的設計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節詳細介紹了軟硬結合的開發優勢。另外，在第一章中還介紹了知識產權核心（IP Core）的發展與前景，特別是IP Core中軟核的設計與開發，許多FGPA的開發公司開始爭奪軟核的開發市場。 @@ 數字電路設計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協議規范。在CPU的設計中，由于需要高速的處理速度，因此其內部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內部構造，以及這三個通信協議在CPU中所處的位置。 @@ 在硬件的設計開發中，由于集成電路本身的特殊性，其開發流程也相對的復雜。本文由于篇幅的問題，只對總的開發流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態時序分析進行了詳細的論述。在通信協議的開發中，需要注意接口的設計、時序的分析、驗證環境的搭建等，因此，本文以SPI數據通信協議的設計作為一個開發范例，從協議功能的研究到最后的驗證測試，將FPGA 的開發流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協議的開發中，不僅對協議進行了詳細的功能分析，而且對架構中的每個模塊的設計都進行了詳細的論述。@@關鍵詞：FPGA；SPI；I2C；UART；靜態時序分析；驗證環境
上傳時間： 2013-04-24
上傳用戶：vvbvvb123
現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議，接著對SCI串行通信接口的兩個模塊：SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上，利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信，并利用Aurora IP核實現了Aurora鏈路層協議；設計一個同步FIFO實現旁路FIFO；利用FPGA上的塊RAM實現發送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
