用于查詢PC機(jī)上的USB端口是否有設(shè)備掛接上，并顯示掛接的設(shè)備PID,UID。
上傳時(shí)間： 2016-11-13
上傳用戶：dyctj
使用VC寫的關(guān)于windows和linux之間利用套接字實(shí)現(xiàn)通訊的源代碼
上傳時(shí)間： 2016-11-30
上傳用戶：zaizaibang
些代碼為JAVA的一個(gè)數(shù)據(jù)庫(kù)接的線程池. 能充分利用數(shù)據(jù)庫(kù)接資源.
標(biāo)簽： JAVA 數(shù)據(jù)庫(kù) 代碼 分
上傳時(shí)間： 2014-08-10
上傳用戶：lanhuaying
jetty SERVER連接資料庫(kù)用的軟體
上傳時(shí)間： 2014-12-05
上傳用戶：ukuk
錄DEC6713的UART串口的測(cè)試程序。需要將板上的跳針JP3、JP5各自短接，將UART通道A 和通道B均配置為RS232方式。
上傳時(shí)間： 2017-05-28
上傳用戶：13188549192
快速的與MSSQL資料庫(kù)作連結(jié)，並顯示出結(jié)果
標(biāo)簽： MSSQL
上傳時(shí)間： 2014-12-08
上傳用戶：banyou
基于C語言的dos 攻擊。主要講述了套接字的創(chuàng)建方式
上傳時(shí)間： 2013-12-31
上傳用戶：徐孺
高速數(shù)據(jù)采集系統(tǒng)在信號(hào)檢測(cè)、雷達(dá)、圖像處理、網(wǎng)絡(luò)通信等領(lǐng)域有廣泛應(yīng)用，不同的應(yīng)用要求使用不同的總線和不同的設(shè)計(jì)，但是，無論基于何種應(yīng)用，其設(shè)計(jì)的關(guān)鍵在接口的實(shí)現(xiàn)上。 @@ 隨著cPCI總線技術(shù)的發(fā)展，cPCI總線逐漸代替了PCI總線、VME總線，成為測(cè)控領(lǐng)域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數(shù)據(jù)傳輸速度的要求和采集卡與PC機(jī)連接的機(jī)械強(qiáng)度的要求，本論文提出設(shè)計(jì)基于cPCI總線接口的數(shù)據(jù)采集系統(tǒng)。設(shè)計(jì)中利用單片F(xiàn)PGA芯片實(shí)現(xiàn)PCI協(xié)議，代替?zhèn)鹘y(tǒng)的FIFO芯片和串并轉(zhuǎn)換芯片，并完成對(duì)模擬電路的控制功能；并提出將應(yīng)用程序中的一部分?jǐn)?shù)據(jù)讀寫操作放入動(dòng)態(tài)鏈接庫(kù)中，減少因應(yīng)用程序反復(fù)調(diào)用驅(qū)動(dòng)程序而造成的資源浪費(fèi)和時(shí)間的延遲。 @@ 通過分析PCI總線協(xié)議，理解高頻數(shù)字電路設(shè)計(jì)方法和高速數(shù)據(jù)采集原理，本文開發(fā)了基于cPCI接口的高速數(shù)據(jù)采集系統(tǒng)。經(jīng)過綜合測(cè)試和現(xiàn)場(chǎng)應(yīng)用驗(yàn)證表明，采集系統(tǒng)已達(dá)到了要求的性能指標(biāo)。 @@關(guān)鍵詞：FPGA；數(shù)據(jù)采集系統(tǒng)；cPCI； PC
上傳時(shí)間： 2013-07-08
上傳用戶：ikemada
高速、高精度已經(jīng)成為伺服驅(qū)動(dòng)系統(tǒng)的發(fā)展趨勢(shì)，而位置檢測(cè)環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動(dòng)系統(tǒng)中常用的檢測(cè)裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對(duì)式。本文從原理上對(duì)增量式光電編碼器和絕對(duì)式光電編碼器做了深入的分析，通過對(duì)比它們的特性，得出了絕對(duì)式光電編碼器更適合高速、高精度伺服驅(qū)動(dòng)系統(tǒng)的結(jié)論。 絕對(duì)式光電編碼器精度高、位數(shù)多的特點(diǎn)決定其通信方式只能采取串行傳輸方式，且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對(duì)編碼器主要生產(chǎn)廠商日本多摩川公司的絕對(duì)式光電編碼器，深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時(shí)序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語言硬件描述語言Verilog HDL，并對(duì)基于FPGA的絕對(duì)式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上，采用自頂向下的設(shè)計(jì)方法，將整個(gè)接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個(gè)模塊，各個(gè)模塊采用Verilog語言進(jìn)行描述設(shè)計(jì)編碼器接口電路。最終的設(shè)計(jì)在相關(guān)硬件電路上實(shí)現(xiàn)。最后，通過在TMS320F2812伺服控制平臺(tái)上編寫的硬件驅(qū)動(dòng)程序驗(yàn)證了整個(gè)設(shè)計(jì)的各項(xiàng)功能，達(dá)到了設(shè)計(jì)的要求。
上傳時(shí)間： 2013-07-11
上傳用戶：snowkiss2014
C語言程序與匯編語言程序的相互調(diào)用可視為函數(shù)的調(diào)用，只不過此函數(shù)是采用不同語言編寫。在C和匯編程序的相互調(diào)用中，要求匯編程序必須服從Keil C51中對(duì)函數(shù)名的轉(zhuǎn)換規(guī)則，同時(shí)也要弄清C函數(shù)的參數(shù)傳遞規(guī)則，通過實(shí)例詳細(xì)介紹Keil C51中C51程序與匯編程序相互調(diào)用以廈匯鳊程序與C51程序相互調(diào)用時(shí)的接口建立方法，井蛤出在不同的應(yīng)用中對(duì)接口進(jìn)行簡(jiǎn)化的方法
上傳時(shí)間： 2013-11-13
上傳用戶：lina2343
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
