課程名稱： 接口技術(shù)及應(yīng)用 實(shí)驗(yàn)名稱：D/A轉(zhuǎn)換實(shí)驗(yàn)（一） 實(shí)驗(yàn)?zāi)康? 了解數(shù)/模轉(zhuǎn)換的基本原理，掌握DAC0832芯片的使用方法。 實(shí)驗(yàn)內(nèi)容 利用0832通過(guò)D/A轉(zhuǎn)換交替產(chǎn)生方波和鋸齒波。
標(biāo)簽： 實(shí)驗(yàn) 接口技術(shù) 轉(zhuǎn)換實(shí)驗(yàn) 模
上傳時(shí)間： 2013-12-26
上傳用戶：jing911003
本文論述了在整個(gè)無(wú)線收發(fā)系統(tǒng)中用軟件的方法實(shí)現(xiàn)信道編譯碼系統(tǒng)的功能。實(shí)現(xiàn)了一種基于FPGA的信道編譯碼方法，并給出了VHDL語(yǔ)言的實(shí)現(xiàn)方法及仿真波形。信道編譯碼系統(tǒng)包括發(fā)射端的信道編碼和接收端的信道譯碼兩大部分。信道編碼部分包括漢明編碼、基帶信號(hào)調(diào)制本次設(shè)計(jì)采用DPSK調(diào)制方式和并串轉(zhuǎn)換連接模塊。譯碼部分包括漢明譯碼、DPSK解調(diào)和鏈接模塊。本系統(tǒng)的實(shí)現(xiàn)過(guò)程是:先通過(guò)軟件編程實(shí)現(xiàn)各部分的功能模塊,然后編程連接各模塊,系統(tǒng)編譯仿真通過(guò)以后載入FPGA(現(xiàn)場(chǎng)可編程門陣列) 芯片,驗(yàn)證結(jié)果。實(shí)驗(yàn)表明,該系統(tǒng)結(jié)果符合了設(shè)計(jì)的要求。由于FPGA具有重復(fù)可編程的特點(diǎn)，因而靈活性高，調(diào)試方便，且開(kāi)發(fā)成本低，運(yùn)行穩(wěn)定可靠。
標(biāo)簽： FPGA 信道 編譯碼 無(wú)線收發(fā)系統(tǒng)
上傳時(shí)間： 2013-12-25
上傳用戶：saharawalker
描述了一個(gè)用于微波傳輸設(shè)備的16QAM接收機(jī)解調(diào)芯片的FPGA實(shí)現(xiàn),芯片集成了定時(shí)恢復(fù)、載波恢復(fù)和自適應(yīng)盲判決反饋均衡器(DFE),采用恒模算法(CMA)作為均衡算法。芯片支持高達(dá)25M波特的符號(hào)速率,在一片EP1C12Q240C8(ALTERA)上實(shí)現(xiàn),即將用于量產(chǎn)的微波傳輸設(shè)備中。
上傳時(shí)間： 2013-12-09
上傳用戶：chongcongying
用于ATmel 51芯片的編程書(shū)籍，非常好的一本書(shū)
標(biāo)簽： ATmel 51芯片 編程 書(shū)籍
上傳時(shí)間： 2013-12-23
上傳用戶：風(fēng)之驕子
ds1307時(shí)鐘芯片匯編語(yǔ)言程序代碼，可校準(zhǔn)、查詢時(shí)間，每年誤差不大于一分鐘。
標(biāo)簽： 1307 ds 時(shí)鐘芯片 代碼
上傳時(shí)間： 2013-12-21
上傳用戶：懶龍1988
一篇來(lái)自臺(tái)灣中華大學(xué)的論文--《無(wú)線射頻系統(tǒng)標(biāo)簽晶片設(shè)計(jì)》，彩色版。其摘要為：本論文討論使用於無(wú)線射頻辨識(shí)系統(tǒng)(RFID)之標(biāo)籤晶片系統(tǒng)的電路設(shè)計(jì)和晶片製作，初步設(shè)計(jì)標(biāo)籤晶片的基本功能，設(shè)計(jì)流程包含數(shù)位軟體及功能的模擬、基本邏輯閘及類比電路的設(shè)計(jì)與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識(shí)系統(tǒng)的規(guī)劃、辨識(shí)系統(tǒng)的規(guī)格介紹及制定，而第二部份是標(biāo)籤晶片設(shè)計(jì)、晶片量測(cè)、結(jié)論。 電路的初步設(shè)計(jì)功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯(cuò)誤偵測(cè)編碼、Manchester編碼及使用單一電路做到整流、振盪及調(diào)變的功能，最後完成晶片的實(shí)作。
上傳時(shí)間： 2016-08-27
上傳用戶：tb_6877751
定時(shí)電路設(shè)計(jì)問(wèn)題：定時(shí)電路是一個(gè)VLSI 芯片的關(guān)鍵部件，這里給出一個(gè)定時(shí)電路的 簡(jiǎn)單模型：一棵具有n 片樹(shù)葉的完全平衡二叉樹(shù)（其中，n 是2 的冪）。這顆樹(shù)的每條 邊e 有一個(gè)對(duì)應(yīng)的長(zhǎng)度le（le>0）。從根到一片給定樹(shù)葉的距離是從根到這片樹(shù)葉的路徑 上的所有邊的長(zhǎng)度之和。 根產(chǎn)生一個(gè)時(shí)鐘信號(hào)，它沿著這些邊傳播到樹(shù)葉，信號(hào)到達(dá)一片給定樹(shù)葉所用的時(shí)間是 與從根到這片樹(shù)葉的距離成比例的。如果所有的樹(shù)葉到根的距離都不相同，那么信號(hào)不會(huì)在同一時(shí)間到達(dá)樹(shù)葉，這是定時(shí)電 路設(shè)計(jì)中的一個(gè)大問(wèn)題，我們需要樹(shù)葉完全同步，全都同時(shí)接受這個(gè)信號(hào)，為做到這一 點(diǎn)，我們將不得不增加某些邊的長(zhǎng)度，以使得所有根到樹(shù)葉的路徑有同樣的長(zhǎng)度，如果 我們達(dá)到這個(gè)要求，那么這棵樹(shù)（帶有它的新邊長(zhǎng)）將稱為零傾斜的。我們的優(yōu)化目標(biāo) 是以某種保持所有邊長(zhǎng)之和最小的方式達(dá)到零傾斜。給出了一個(gè)增長(zhǎng)某些邊長(zhǎng)的算法，使得得到的樹(shù)有零傾斜并且總邊長(zhǎng)最小。
標(biāo)簽： VLSI 定時(shí)電路 設(shè)計(jì)問(wèn)題 芯片
上傳時(shí)間： 2016-08-28
上傳用戶：zhangyi99104144
二相步進(jìn)電機(jī)32細(xì)分驅(qū)動(dòng)程序 [lenvy] 2008-5-16 9:45:55 用AT89C51寫了一個(gè)32細(xì)分的驅(qū)動(dòng)程序,驅(qū)動(dòng)芯片用 NJU39610+NJM3771 程序?qū)崿F(xiàn)功能：對(duì)二相步進(jìn)電機(jī)進(jìn)行32細(xì)分；采用定時(shí)器中斷，每0.5ms電機(jī) 走一步； 暫時(shí)單片機(jī)外部控制部分只有控制正轉(zhuǎn)、反轉(zhuǎn)鍵
標(biāo)簽： lenvy 39610 2008 3771
上傳時(shí)間： 2016-08-28
上傳用戶：cxl274287265
針對(duì)嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時(shí)可提供MII接口，可并通過(guò)外接以太網(wǎng)物理層（PHY）芯片來(lái)實(shí)現(xiàn)網(wǎng)絡(luò)接入
上傳時(shí)間： 2013-12-11
上傳用戶：anng
LCD 因其輕薄短小,低功耗,無(wú)輻射,平面 直角顯示,以及影像穩(wěn)定等特點(diǎn),當(dāng)今應(yīng)用非常 廣泛。CPLD(復(fù)雜可編程邏輯器件) 是一種具有 豐富可編程功能引腳的可編程邏輯器件,不僅可 實(shí)現(xiàn)常規(guī)的邏輯器件功能,還可以實(shí)現(xiàn)復(fù)雜而獨(dú) 特的時(shí)序邏輯功能。并且具有ISP (在線可編 程) [1 ] 功能,便于進(jìn)行系統(tǒng)設(shè)計(jì)和現(xiàn)場(chǎng)對(duì)系統(tǒng)進(jìn) 行功能修改、調(diào)試、升級(jí)。通常CPLD 芯片都有 著上萬(wàn)次的重寫次數(shù),即用CPLD[ 2 ] 進(jìn)行硬件設(shè) 計(jì),就像軟件設(shè)計(jì)一樣靈活、方便。而現(xiàn)今LCD 的控制大都采用專用控制芯片,且一般都采用進(jìn) 口芯片,成本較高。并且為了保證在特定環(huán)境下 控制芯片能正常工作,往往要加上必需的與門、 非門、以及HC244 ,HC245 、HC373 等元件,這樣 不僅提高的成本,也因分立元件的引入而降低了 電路的可靠性。本設(shè)計(jì)的目的是采用Xilinx 公 司生產(chǎn)的一片XC95288 和一片XC95144 來(lái)實(shí)現(xiàn) LCD 控制器以及其外圍控制,時(shí)序邏輯的全部 功能,使得LCD 控制系統(tǒng)故障率和開(kāi)發(fā)成本大 大降低,并使LCD 控制系統(tǒng)有強(qiáng)大的功能可擴(kuò) 展性。
標(biāo)簽： CPLD LCD 可編程邏輯器件 低功耗
上傳時(shí)間： 2016-09-25
上傳用戶：lanhuaying
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
