相 關(guān) 資 源

• 這里有verilog編寫的8051ipcore 誰(shuí)要啊?免費(fèi)下載

  資源簡(jiǎn)介：這里有verilog編寫的8051ipcore 誰(shuí)要啊?

  標(biāo)簽： verilog ipcore 8051 編寫

  上傳時(shí)間： 2013-11-29

  上傳用戶：qiaoyue

• 這里有verilog的好書,關(guān)于怎么入門,不能錯(cuò)過啊免費(fèi)下載

  資源簡(jiǎn)介：這里有verilog的好書,關(guān)于怎么入門,不能錯(cuò)過啊

  標(biāo)簽： verilog

  上傳時(shí)間： 2014-12-05

  上傳用戶：Avoid98

• 一個(gè)用verilog編寫的數(shù)字時(shí)鐘免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用verilog編寫的數(shù)字時(shí)鐘，最后在8段數(shù)碼管上顯示出來(lái)，對(duì)于初學(xué)verilog的有一定的幫助，是一個(gè)工程文件

  標(biāo)簽： verilog 編寫 數(shù)字時(shí)鐘

  上傳時(shí)間： 2013-12-01

  上傳用戶：363186

• 一個(gè)用verilog編寫的總線仲裁程序。多個(gè)設(shè)備共享總線免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用verilog編寫的總線仲裁程序。多個(gè)設(shè)備共享總線，不同設(shè)備的優(yōu)先級(jí)是變化的，保證每個(gè)設(shè)備都有公平的使用總線的機(jī)會(huì)。

  標(biāo)簽： verilog 編寫 總線仲裁 總線

  上傳時(shí)間： 2014-11-21

  上傳用戶：牛布牛

• 使用verilog編寫的同步FIFO免費(fèi)下載

  資源簡(jiǎn)介：使用verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡(jiǎn)單實(shí)用。

  標(biāo)簽： verilog FIFO 編寫

  上傳時(shí)間： 2013-08-12

  上傳用戶：ljt101007

• verilog 編寫的I2c協(xié)議程序免費(fèi)下載

  資源簡(jiǎn)介：verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM

  標(biāo)簽： verilog I2c 編寫 協(xié)議

  上傳時(shí)間： 2013-08-31

  上傳用戶：csgcd001

• 用verilog編寫的多功能數(shù)字鐘免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的多功能數(shù)字鐘

  標(biāo)簽： verilog 編寫 多功能 數(shù)字

  上傳時(shí)間： 2015-02-25

  上傳用戶：王者A

• 這是一個(gè)很好的verilog 編寫的8位RISC CPU源碼（可做為MCU）免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)很好的verilog 編寫的8位RISC CPU源碼（可做為MCU），并且包括完整的C 語(yǔ)言的測(cè)試代碼。

  標(biāo)簽： verilog RISC CPU MCU

  上傳時(shí)間： 2014-01-05

  上傳用戶：李夢(mèng)晗

• verilog編寫的32位浮點(diǎn)加法器免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的32位浮點(diǎn)加法器

  標(biāo)簽： verilog 編寫 浮點(diǎn) 加法器

  上傳時(shí)間： 2015-03-09

  上傳用戶：372825274

• verilog編寫的全功能串口免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的全功能串口

  標(biāo)簽： verilog 編寫 串口

  上傳時(shí)間： 2014-02-11

  上傳用戶：Breathe0125

• verilog編寫的計(jì)算百分比模塊免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的計(jì)算百分比模塊

  標(biāo)簽： verilog 編寫 分 模塊

  上傳時(shí)間： 2013-12-17

  上傳用戶：wang0123456789

• verilog編寫的流水線模塊免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的流水線模塊

  標(biāo)簽： verilog 編寫 流水線 模塊

  上傳時(shí)間： 2015-03-09

  上傳用戶：杜瑩12345

• verilog編寫的alu模塊免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的alu模塊

  標(biāo)簽： verilog alu 編寫 模塊

  上傳時(shí)間： 2015-03-09

  上傳用戶：qb1993225

• 加法器（使用verilog編寫的）,雖然簡(jiǎn)單免費(fèi)下載

  資源簡(jiǎn)介：加法器（使用verilog編寫的）,雖然簡(jiǎn)單，但是這也是學(xué)習(xí)verilog最基礎(chǔ)的東西！希望大家一起學(xué)習(xí)！

  標(biāo)簽： verilog 加法器 編寫

  上傳時(shí)間： 2013-12-10

  上傳用戶：410805624

• 用verilog編寫的網(wǎng)卡芯片rtl級(jí)。前仿后仿都通過了免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的網(wǎng)卡芯片rtl級(jí)。前仿后仿都通過了，可以在modelsim上運(yùn)行察看

  標(biāo)簽： verilog rtl 編寫 網(wǎng)卡芯片

  上傳時(shí)間： 2015-03-31

  上傳用戶：lxm

• 采用verilog編寫的串口通信程序免費(fèi)下載

  資源簡(jiǎn)介：采用verilog編寫的串口通信程序，采用了狀態(tài)機(jī)設(shè)計(jì)！程序簡(jiǎn)單，消耗資源少

  標(biāo)簽： verilog 編寫 串口通信 程序

  上傳時(shí)間： 2014-12-08

  上傳用戶：yd19890720

• 一個(gè)自己總結(jié)的delphi常用函數(shù)（內(nèi)有自己編寫的一些技巧性函數(shù) ）免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)自己總結(jié)的delphi常用函數(shù)（內(nèi)有自己編寫的一些技巧性函數(shù) ）

  標(biāo)簽： delphi 函數(shù) 編寫

  上傳時(shí)間： 2014-01-02

  上傳用戶：star_in_rain

• verilog編寫的M序列發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的M序列發(fā)生器，希望能對(duì)大家?guī)?lái)幫助。

  標(biāo)簽： verilog M序列 編寫 發(fā)生器

  上傳時(shí)間： 2014-01-11

  上傳用戶：zhliu007

• 想知道黑客的技巧嗎？想保護(hù)自己的電腦嗎？想成為黑客嗎？這里有你需要的！免費(fèi)下載

  資源簡(jiǎn)介：想知道黑客的技巧嗎？想保護(hù)自己的電腦嗎？想成為黑客嗎？這里有你需要的！

  標(biāo)簽： 黑客 保護(hù) 電腦

  上傳時(shí)間： 2015-04-13

  上傳用戶：lepoke

• 這里有一些MATLAB的示例免費(fèi)下載

  資源簡(jiǎn)介：這里有一些MATLAB的示例，為了更方便擁護(hù)使用這個(gè)例子，用戶應(yīng)該先安裝MATLAB這個(gè)軟件

  標(biāo)簽： MATLAB

  上傳時(shí)間： 2013-11-26

  上傳用戶：yzy6007

• 一個(gè)非常簡(jiǎn)單的cpu設(shè)計(jì)的原代碼,是用verilog編寫的免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)非常簡(jiǎn)單的cpu設(shè)計(jì)的原代碼,是用verilog編寫的

  標(biāo)簽： verilog cpu 代碼 編寫

  上傳時(shí)間： 2014-12-08

  上傳用戶：siguazgb

• 用verilog編寫的pci——rtl級(jí)。免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的pci——rtl級(jí)。

  標(biāo)簽： verilog pci rtl 編寫

  上傳時(shí)間： 2015-06-06

  上傳用戶：亞亞娟娟123

• 這是個(gè)學(xué)生管理系統(tǒng) 可以做畢業(yè)論文 本程序是有vc++編寫的免費(fèi)下載

  資源簡(jiǎn)介：這是個(gè)學(xué)生管理系統(tǒng) 可以做畢業(yè)論文 本程序是有vc++編寫的

  標(biāo)簽： vc 管理系統(tǒng) 畢業(yè)論文 程序

  上傳時(shí)間： 2015-06-07

  上傳用戶：lizhen9880

• 一個(gè)用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。

  標(biāo)簽： verilog 編寫 模擬交通燈 控制

  上傳時(shí)間： 2014-01-21

  上傳用戶：ljmwh2000

• 一個(gè)用verilog編寫的編幀、解幀及碼速匹配的程序免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用verilog編寫的編幀、解幀及碼速匹配的程序，相當(dāng)經(jīng)典

  標(biāo)簽： verilog 幀 編寫 程序

  上傳時(shí)間： 2015-06-22

  上傳用戶：66666

• 用verilog編寫的程序,用來(lái)計(jì)算誤碼率的,可以在編碼和解碼過程中用的到的!免費(fèi)下載

  資源簡(jiǎn)介：用verilog編寫的程序,用來(lái)計(jì)算誤碼率的,可以在編碼和解碼過程中用的到的!

  標(biāo)簽： verilog 編寫 程序 計(jì)算

  上傳時(shí)間： 2013-12-25

  上傳用戶：zhyiroy

• verilog編寫的狀態(tài)機(jī)檢測(cè)00100序列. 實(shí)現(xiàn) input:...011000010010000... output:...000000000100100... 并且 用測(cè)試模塊來(lái)驗(yàn)證狀免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的狀態(tài)機(jī)檢測(cè)00100序列. 實(shí)現(xiàn) input:...011000010010000... output:...000000000100100... 并且 用測(cè)試模塊來(lái)驗(yàn)證狀態(tài)是否正確工作

  標(biāo)簽： 000000000100100 011000010010000 verilog output

  上傳時(shí)間： 2015-07-14

  上傳用戶：ggwz258

• verilog編寫的簡(jiǎn)單異步串口 完全原創(chuàng)免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的簡(jiǎn)單異步串口 完全原創(chuàng)，站長(zhǎng)請(qǐng)查看內(nèi)容

  標(biāo)簽： verilog 編寫 異步串口

  上傳時(shí)間： 2014-01-13

  上傳用戶：LouieWu

• IBM-PC匯編語(yǔ)言答案 這里有清華大學(xué)出版的匯編語(yǔ)言的課后練習(xí)的答案,可以互相學(xué)習(xí)交流.免費(fèi)下載

  資源簡(jiǎn)介：IBM-PC匯編語(yǔ)言答案 這里有清華大學(xué)出版的匯編語(yǔ)言的課后練習(xí)的答案,可以互相學(xué)習(xí)交流.

  標(biāo)簽： IBM-PC 匯編語(yǔ)言 交流 清華大學(xué)

  上傳時(shí)間： 2015-07-22

  上傳用戶：xfbs821

• verilog 編寫的I2c協(xié)議程序免費(fèi)下載

  資源簡(jiǎn)介：verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM

  標(biāo)簽： verilog I2c 編寫 協(xié)議

  上傳時(shí)間： 2015-08-08

  上傳用戶：Thuan