相 關 資 源

• verilog實現(xiàn)的1024位的大數(shù)模逆算法免費下載

  資源簡介：verilog實現(xiàn)的1024位的大數(shù)模逆算法，引入RAM作為數(shù)據(jù)通道

  標簽： verilog 1024 數(shù)模 算法

  上傳時間： 2014-01-22

  上傳用戶：aix008

• 文件包括RSA算法原程序及詳細注釋。可以實現(xiàn)使用1024位以上大素數(shù)進行加解密。其中包括大整數(shù)的加、減、乘、除、模冪運算免費下載

  資源簡介：文件包括RSA算法原程序及詳細注釋。可以實現(xiàn)使用1024位以上大素數(shù)進行加解密。其中包括大整數(shù)的加、減、乘、除、模冪運算，求逆元運算，以及大素數(shù)的判定等算法。稍做擴展即可在實際中應用。

  標簽： 1024 RSA 算法 程序

  上傳時間： 2014-01-18

  上傳用戶：水口鴻勝電器

• 1024位的大整數(shù)進行相乘（N方）取模免費下載

  資源簡介：1024位的大整數(shù)進行相乘（N方）取模，是RSA密鑰算法的一部分。其中，我對十進制，二進制的高效轉(zhuǎn)換部分非常滿意

  標簽： 1024 整數(shù) 取模

  上傳時間： 2014-07-02

  上傳用戶：aix008

• 該代碼實現(xiàn)了２５６位的大數(shù)運算免費下載

  資源簡介：該代碼實現(xiàn)了２５６位的大數(shù)運算，自己定義了一個大數(shù)類，希望對你有幫助

  標簽： 代碼 運算

  上傳時間： 2013-12-12

  上傳用戶：dbs012280

• RSA公鑰密鑰生成程序,C++語言編寫,采用了自己的大數(shù)類,可在短時間內(nèi)生成1024位的RSA公鑰和密鑰,內(nèi)有詳細注解免費下載

  資源簡介：RSA公鑰密鑰生成程序,C++語言編寫,采用了自己的大數(shù)類,可在短時間內(nèi)生成1024位的RSA公鑰和密鑰,內(nèi)有詳細注解

  標簽： RSA 1024 密鑰 程序

  上傳時間： 2013-12-06

  上傳用戶：changeboy

• 用VHADL和verilog HDL實現(xiàn)帶進位的8位加減法器。免費下載

  資源簡介：用VHADL和verilog HDL實現(xiàn)帶進位的8位加減法器。

  標簽： verilog VHADL HDL 8位

  上傳時間： 2016-07-12

  上傳用戶：bruce

• 能夠生成1024位的RSA算法密鑰對免費下載

  資源簡介：能夠生成1024位的RSA算法密鑰對，C＋＋語言實現(xiàn)

  標簽： 1024 RSA 算法 密鑰對

  上傳時間： 2014-01-13

  上傳用戶：moshushi0009

• 用fpga實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點的fft代碼免費下載

  資源簡介：用fpga實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點的fft代碼

  標簽： fft fpga 1024 vhdl

  上傳時間： 2013-08-22

  上傳用戶：ukuk

• 擴展歐幾里得算法 和大數(shù)模運算算法 自己寫的注釋免費下載

  資源簡介：擴展歐幾里得算法 和大數(shù)模運算算法 自己寫的注釋，絕對好用。

  標簽： 算法 擴展 數(shù)模 運算

  上傳時間： 2014-12-22

  上傳用戶：hn891122

• ad7714是美國公司生產(chǎn)的24 位串行模數(shù)轉(zhuǎn)換器,電源和數(shù)據(jù)接口在ad7710的基礎上作了較大改進.可用于低頻小信號的測量.免費下載

  資源簡介：ad7714是美國公司生產(chǎn)的24 位串行模數(shù)轉(zhuǎn)換器,電源和數(shù)據(jù)接口在ad7710的基礎上作了較大改進.可用于低頻小信號的測量.

  標簽： ad 7714 7710 美國公司

  上傳時間： 2014-11-22

  上傳用戶：標點符號

• jsp網(wǎng)頁里的驗證碼實現(xiàn)(產(chǎn)生四位的隨機字符,由0-9,a-z,A-Z構(gòu)成.并把最終字符串放到session中保存以讓后續(xù)頁面驗證真?zhèn)?免費下載

  資源簡介：jsp網(wǎng)頁里的驗證碼實現(xiàn)(產(chǎn)生四位的隨機字符,由0-9,a-z,A-Z構(gòu)成.并把最終字符串放到session中保存以讓后續(xù)頁面驗證真?zhèn)?

  標簽： session jsp a-z A-Z

  上傳時間： 2014-01-03

  上傳用戶：GavinNeko

• 網(wǎng)上唯一一個支持中文加解密的1024位快速RSA算法源碼免費下載

  資源簡介：網(wǎng)上唯一一個支持中文加解密的1024位快速RSA算法源碼，界面友好。也是別人的作品，后來自己花了好幾天使它支持UnicodeString,vc++6.0調(diào)試通過，如果你想使用加密算法，不用RSA是您的損失，如果您使用RSA，但沒有下載到此源碼，那將是您和公司的損失。

  標簽： 1024 RSA 加解密 算法

  上傳時間： 2014-12-22

  上傳用戶：PresidentHuang

• 電話計費器的verilog實現(xiàn)。基于fpga的電話計費器實現(xiàn)。完成撥打電話自動計費的功能免費下載

  資源簡介：電話計費器的verilog實現(xiàn)。基于fpga的電話計費器實現(xiàn)。完成撥打電話自動計費的功能

  標簽： verilog fpga 電話計費器 電話

  上傳時間： 2016-05-10

  上傳用戶：cc1015285075

• 用fpga實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點的fft代碼免費下載

  資源簡介：用fpga實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點的fft代碼

  標簽： fft fpga 1024 vhdl

  上傳時間： 2014-01-18

  上傳用戶：三人用菜

• AD667外圍電路簡單的12位高性能數(shù)模轉(zhuǎn)換免費下載

  資源簡介：AD667外圍電路簡單的12位高性能數(shù)模轉(zhuǎn)換

  標簽： 667 AD 外圍電路 性能

  上傳時間： 2014-01-17

  上傳用戶：chenjjer

• 一個基-2對時間抽取的1024點的快速傅立葉C語言算法,位倒序輸入免費下載

  資源簡介：一個基-2對時間抽取的1024點的快速傅立葉C語言算法,位倒序輸入

  標簽： 1024 傅立葉 C語言 算法

  上傳時間： 2016-06-19

  上傳用戶：comua

• 用verilog語言生成7位的小m序列免費下載

  資源簡介：用verilog語言生成7位的小m序列，產(chǎn)生pn碼

  標簽： verilog 語言 序列

  上傳時間： 2016-08-14

  上傳用戶：firstbyte

• TLC2543是TI公司的12位串行模數(shù)轉(zhuǎn)換器免費下載

  資源簡介：TLC2543是TI公司的12位串行模數(shù)轉(zhuǎn)換器，使用開關電容逐次逼近技術完成A/D轉(zhuǎn)換過程。由于是串行輸入結(jié)構(gòu)，能夠節(jié)省51系列單片機I/O資源；且價格適中，分辨率較高，因此在儀器儀表中有較為廣泛的應用。

  標簽： 2543 TLC TI公司 串行

  上傳時間： 2013-12-28

  上傳用戶：1079836864

• 大素數(shù)生成。用于加密解密。具體內(nèi)容：用C或C++語言編寫的一個生成二進制為1024位的大素數(shù)的程序。免費下載

  資源簡介：大素數(shù)生成。用于加密解密。具體內(nèi)容：用C或C++語言編寫的一個生成二進制為1024位的大素數(shù)的程序。

  標簽： 1024 大素數(shù) 加密 二進制

  上傳時間： 2017-01-22

  上傳用戶：源碼3

• TLC0834是TI公司生產(chǎn)的八位逐次逼近模數(shù)轉(zhuǎn)換器免費下載

  資源簡介：TLC0834是TI公司生產(chǎn)的八位逐次逼近模數(shù)轉(zhuǎn)換器，具有輸入可配置的多通道多路器和串行輸入方式。文中以AT89C51 CPU為核心，采用LTC0834八位串行A/D轉(zhuǎn)換器設計了一個可將模擬信號轉(zhuǎn)換為數(shù)字信號的電路。

  標簽： 0834 TLC TI公司 逐次逼近

  上傳時間： 2013-12-19

  上傳用戶：ardager

• 對數(shù)運算實現(xiàn)是32位的運算包含有指數(shù)和對數(shù)的求法免費下載

  資源簡介：對數(shù)運算實現(xiàn)是32位的運算包含有指數(shù)和對數(shù)的求法

  標簽： 對數(shù) 運算

  上傳時間： 2017-06-12

  上傳用戶：lyy1234

• 用verilog編寫的1024點的fft快速傅立葉變換免費下載

  資源簡介：用verilog編寫的1024點的fft快速傅立葉變換

  標簽： verilog 1024 fft 編寫

  上傳時間： 2017-06-16

  上傳用戶：weiwolkt

• 一種基于格雷碼的異步FIFO設計與實現(xiàn),8*8位的fifo VHDL 源碼免費下載

  資源簡介：一種基于格雷碼的異步FIFO設計與實現(xiàn),8*8位的fifo VHDL 源碼

  標簽： FIFO fifo VHDL 格雷碼

  上傳時間： 2017-06-22

  上傳用戶：yzy6007

• RSA加密算法的實現(xiàn) 2^1024大的素數(shù)實現(xiàn)免費下載

  資源簡介：RSA加密算法的實現(xiàn) 2^1024大的素數(shù)實現(xiàn)

  標簽： 1024 RSA 加密算法

  上傳時間： 2017-06-23

  上傳用戶：gxmm

• verilog實現(xiàn)卷積碼的譯碼免費下載

  資源簡介：verilog實現(xiàn)卷積碼的譯碼，viterbi算法

  標簽： verilog 卷積碼 譯碼

  上傳時間： 2017-08-23

  上傳用戶：569342831

• fm1808中文資料 描述 FM1808是用先進的鐵電技術制造的 256K位的非易失性的記憶體 鐵電隨機 存儲器 FRAM 是一種具有非易失 性 并且可以象RAM一樣快速讀寫 但 它沒有B免費下載

  資源簡介：fm1808中文資料 描述 FM1808是用先進的鐵電技術制造的 256K位的非易失性的記憶體 鐵電隨機 存儲器 FRAM 是一種具有非易失 性 并且可以象RAM一樣快速讀寫 但 它沒有BBSRAM模組系統(tǒng)的設計復雜 性 缺點和相關的可靠性問題 數(shù)據(jù)在 掉電可以保存10年 高速...

  標簽： 1808 256K FRAM RAM

  上傳時間： 2014-01-11

  上傳用戶：zhangjinzj

• 詳細介紹了MICROCHIP公司推出的16位的免費下載

  資源簡介：詳細介紹了MICROCHIP公司推出的16位的，具有哈佛結(jié)構(gòu)的，更大存儲空間的，存儲器分段管理的PIC18系列單片機的C語言編程指南

  標簽： MICROCHIP 詳細介紹

  上傳時間： 2014-10-31

  上傳用戶：leixinzhuo

• 一個支持精簡指令的16位的risc cpu免費下載

  資源簡介：一個支持精簡指令的16位的risc cpu，可綜合

  標簽： risc cpu 指令

  上傳時間： 2013-12-30

  上傳用戶：fnhhs

• verilog實現(xiàn)16*16位乘法器免費下載

  資源簡介：verilog實現(xiàn)16*16位乘法器，帶測試文件

  標簽： verilog 16 乘法器

  上傳時間： 2013-12-18

  上傳用戶：天誠24

• 一個實用的1024點的FFT的dsp源程序免費下載

  資源簡介：一個實用的1024點的FFT的dsp源程序

  標簽： 1024 FFT dsp 源程序

  上傳時間： 2015-10-16

  上傳用戶：youke111