相 關(guān) 資 源

• 基于FPGA 實(shí)現(xiàn)DDR SDRAM的控制器免費(fèi)下載

  資源簡介：基于FPGA 實(shí)現(xiàn)DDR SDRAM的控制器

  標(biāo)簽： SDRAM FPGA DDR 控制器

  上傳時(shí)間： 2014-01-04

  上傳用戶：15071087253

• 基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡介：數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號(hào)處理的基礎(chǔ)，廣泛應(yīng)用于雷達(dá)、聲納、軟件無線電、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號(hào)處理任務(wù)越來越繁重，對(duì)數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性，結(jié)...

  標(biāo)簽： SDRAM FPGA DDR

  上傳時(shí)間： 2013-06-24

  上傳用戶：wangrong

• altera公司開發(fā)板上關(guān)于基于FPGA實(shí)現(xiàn)網(wǎng)絡(luò)協(xié)議的硬件描述免費(fèi)下載

  資源簡介：altera公司開發(fā)板上關(guān)于基于FPGA實(shí)現(xiàn)網(wǎng)絡(luò)協(xié)議的硬件描述

  標(biāo)簽： altera FPGA 開發(fā)板 網(wǎng)絡(luò)協(xié)議

  上傳時(shí)間： 2013-12-18

  上傳用戶：yd19890720

• 基于FPGA實(shí)現(xiàn)對(duì)AD7656的采樣與存儲(chǔ)講解免費(fèi)下載

  資源簡介：該文檔為基于FPGA實(shí)現(xiàn)對(duì)AD7656的采樣與存儲(chǔ)講解資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………

  標(biāo)簽： FPGA ad7656 采樣 存儲(chǔ)

  上傳時(shí)間： 2021-10-22

  上傳用戶：

• 基于FPGA實(shí)現(xiàn)對(duì)AD7656的采樣及存儲(chǔ)總結(jié)免費(fèi)下載

  資源簡介：該文檔為基于FPGA實(shí)現(xiàn)對(duì)AD7656的采樣及存儲(chǔ)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA ad7656 采樣 存儲(chǔ)

  上傳時(shí)間： 2021-12-10

  上傳用戶：

• DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M免費(fèi)下載

  資源簡介：DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M

  標(biāo)簽： FPGA DDR Altera 100M

  上傳時(shí)間： 2014-12-02

  上傳用戶：bcjtao

• 基于FPGA數(shù)字頻率計(jì)的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于FPGA數(shù)字頻率計(jì)的實(shí)現(xiàn)，文中有所有的源代碼，僅供參考。

  標(biāo)簽： FPGA 數(shù)字頻率計(jì)

  上傳時(shí)間： 2013-08-05

  上傳用戶：13736136189

• 基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)免費(fèi)下載

  資源簡介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時(shí)間： 2013-08-07

  上傳用戶：2467478207

• 一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法免費(fèi)下載

  資源簡介：一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns

  標(biāo)簽： FPGA FFT 并行 設(shè)計(jì)方法

  上傳時(shí)間： 2013-08-16

  上傳用戶：467368609

• 一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu)免費(fèi)下載

  資源簡介：一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

  標(biāo)簽： FPGA FFT

  上傳時(shí)間： 2013-08-20

  上傳用戶：linlin

• 基于FPGA火車狀態(tài)機(jī)的實(shí)現(xiàn)方法免費(fèi)下載

  資源簡介：基于FPGA火車狀態(tài)機(jī)的實(shí)現(xiàn)方法，詳細(xì)見資料

  標(biāo)簽： FPGA 火車 實(shí)現(xiàn)方法 狀態(tài)

  上傳時(shí)間： 2013-10-09

  上傳用戶：行者Xin

• 基于FPGA實(shí)現(xiàn)數(shù)控步進(jìn)電機(jī)多軸連動(dòng)免費(fèi)下載

  資源簡介：數(shù)控系統(tǒng)在工礦領(lǐng)域已得到廣泛應(yīng)用，計(jì)算機(jī)數(shù)控系統(tǒng)通過對(duì)數(shù)字化信息的處理和運(yùn)算，并轉(zhuǎn)化成脈沖信號(hào)，實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的控制，進(jìn)而控制數(shù)控機(jī)床動(dòng)作和零件加工。隨著嵌入式技術(shù)的發(fā)展，我們可以設(shè)計(jì)規(guī)模更小，成本更低，功能更特定的嵌入式系統(tǒng)來完成傳統(tǒng)計(jì)算...

  標(biāo)簽： FPGA 數(shù)控 步進(jìn)電機(jī)

  上傳時(shí)間： 2013-07-02

  上傳用戶：dreamboy36

• 基于FPGA數(shù)字電壓表的設(shè)計(jì)報(bào)告免費(fèi)下載

  資源簡介：基于FPGA數(shù)字電壓表的設(shè)計(jì) 　　EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來的。 EDA技術(shù)就是以計(jì)算機(jī)為...

  標(biāo)簽： FPGA 數(shù)字電壓表 報(bào)告

  上傳時(shí)間： 2013-11-24

  上傳用戶：無聊來刷下

• 基于FPGA火車狀態(tài)機(jī)的實(shí)現(xiàn)方法免費(fèi)下載

  資源簡介：基于FPGA火車狀態(tài)機(jī)的實(shí)現(xiàn)方法，詳細(xì)見資料

  標(biāo)簽： FPGA 火車 實(shí)現(xiàn)方法 狀態(tài)

  上傳時(shí)間： 2013-10-21

  上傳用戶：hjkhjk

• 基于地址總線接口的四倍頻編碼器信號(hào)接口的 FPGA實(shí)現(xiàn) Verilog HDL的免費(fèi)下載

  資源簡介：基于地址總線接口的四倍頻編碼器信號(hào)接口的 FPGA實(shí)現(xiàn) Verilog HDL的

  標(biāo)簽： Verilog FPGA HDL 接口

  上傳時(shí)間： 2014-08-12

  上傳用戶：ayfeixiao

• 基于FPGA 實(shí)現(xiàn)的FIR 濾波器的過程和方法免費(fèi)下載

  資源簡介：基于FPGA 實(shí)現(xiàn)的FIR 濾波器的過程和方法

  標(biāo)簽： FPGA FIR 濾波器 過程

  上傳時(shí)間： 2016-04-26

  上傳用戶：bcjtao

• 　介紹了一種基于大規(guī)模FPGA及高性能DSP芯片的機(jī)載雷達(dá)信號(hào)處理嵌入式系統(tǒng)的設(shè)計(jì)方案及設(shè)計(jì)實(shí)現(xiàn)。 采用標(biāo)準(zhǔn)的VME總線及基于FPGA內(nèi)嵌MGT的高速串行互連技術(shù),具有實(shí)時(shí)性強(qiáng)、集成度高以及軟硬件可免費(fèi)下載

  資源簡介：　介紹了一種基于大規(guī)模FPGA及高性能DSP芯片的機(jī)載雷達(dá)信號(hào)處理嵌入式系統(tǒng)的設(shè)計(jì)方案及設(shè)計(jì)實(shí)現(xiàn)。 采用標(biāo)準(zhǔn)的VME總線及基于FPGA內(nèi)嵌MGT的高速串行互連技術(shù),具有實(shí)時(shí)性強(qiáng)、集成度高以及軟硬件可編程易于系統(tǒng) 擴(kuò)展及重構(gòu)的特點(diǎn)。

  標(biāo)簽： FPGA DSP VME MGT

  上傳時(shí)間： 2016-05-11

  上傳用戶：youmo81

• 基于FPGA實(shí)現(xiàn)的偽隨機(jī)序列快速同步.rar免費(fèi)下載

  資源簡介：基于FPGA實(shí)現(xiàn)的偽隨機(jī)序列快速同步.rar

  標(biāo)簽： FPGA 偽隨機(jī)序列

  上傳時(shí)間： 2013-12-24

  上傳用戶：zsjzc

• 一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什免費(fèi)下載

  資源簡介：一種基于FPGA實(shí)現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

  標(biāo)簽： FPGA 1966 FFT 計(jì)算機(jī)

  上傳時(shí)間： 2013-12-25

  上傳用戶：hoperingcong

• 一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法免費(fèi)下載

  資源簡介：一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns

  標(biāo)簽： FPGA FFT 并行 設(shè)計(jì)方法

  上傳時(shí)間： 2013-12-18

  上傳用戶：小鵬

• 利用FPGA實(shí)現(xiàn)頻率測(cè)試,基于VHDL實(shí)現(xiàn),具有良好的測(cè)試性能可直接使用免費(fèi)下載

  資源簡介：利用FPGA實(shí)現(xiàn)頻率測(cè)試,基于VHDL實(shí)現(xiàn),具有良好的測(cè)試性能可直接使用

  標(biāo)簽： FPGA VHDL 測(cè)試 頻率

  上傳時(shí)間： 2016-10-09

  上傳用戶：z1191176801

• 基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)免費(fèi)下載

  資源簡介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時(shí)間： 2014-01-12

  上傳用戶：13160677563

• DDR SDRAM 的vhdl實(shí)現(xiàn)免費(fèi)下載

  資源簡介：DDR SDRAM 的vhdl實(shí)現(xiàn)，包括各個(gè)模塊的實(shí)現(xiàn)以及仿真文件

  標(biāo)簽： SDRAM vhdl DDR

  上傳時(shí)間： 2016-12-05

  上傳用戶：jichenxi0730

• 基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)免費(fèi)下載

  資源簡介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時(shí)間： 2014-01-02

  上傳用戶：cylnpy

• 自己編寫的,采用DSP實(shí)現(xiàn)字符疊加的程序,基于合眾達(dá)SEED-DEC643的扳子,CCS2.2環(huán)境,原來的例程是采用FPGA實(shí)現(xiàn)字符疊加的,改程序完全采用DSP進(jìn)行疊加.免費(fèi)下載

  資源簡介：自己編寫的,采用DSP實(shí)現(xiàn)字符疊加的程序,基于合眾達(dá)SEED-DEC643的扳子,CCS2.2環(huán)境,原來的例程是采用FPGA實(shí)現(xiàn)字符疊加的,改程序完全采用DSP進(jìn)行疊加.

  標(biāo)簽： DSP SEED-DEC FPGA 643

  上傳時(shí)間： 2017-01-23

  上傳用戶：zhenyushaw

• 基于FPGA實(shí)現(xiàn)的按鍵去抖動(dòng)電路設(shè)計(jì)免費(fèi)下載

  資源簡介：基于FPGA實(shí)現(xiàn)的按鍵去抖動(dòng)電路設(shè)計(jì)，解決了按鍵抖動(dòng)的問題

  標(biāo)簽： FPGA 按鍵 去抖動(dòng) 電路設(shè)計(jì)

  上傳時(shí)間： 2014-07-07

  上傳用戶：fandeshun

• 基于FPGA與PC機(jī)的地震動(dòng)信號(hào)采集與處理系統(tǒng)的研究與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于FPGA與PC機(jī)的地震動(dòng)信號(hào)采集與處理系統(tǒng)的研究與實(shí)現(xiàn)

  標(biāo)簽： FPGA PC機(jī) 地震 信號(hào)采集

  上傳時(shí)間： 2017-05-19

  上傳用戶：qweqweqwe

• 基于FPGA的可編程數(shù)字濾波器系統(tǒng),基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn),基于FPGA流水線分布式算法的FIR濾波器的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于FPGA的可編程數(shù)字濾波器系統(tǒng),基于FPGA的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn),基于FPGA流水線分布式算法的FIR濾波器的實(shí)現(xiàn)

  標(biāo)簽： FPGA FIR 數(shù)字濾波器 可編程

  上傳時(shí)間： 2014-01-19

  上傳用戶：chenxichenyue

• 片上網(wǎng)絡(luò)NOC基于FPGA實(shí)現(xiàn)的免費(fèi)下載

  資源簡介：片上網(wǎng)絡(luò)NOC基于FPGA實(shí)現(xiàn)的，routing模塊。

  標(biāo)簽： FPGA NOC 片上網(wǎng)絡(luò)

  上傳時(shí)間： 2017-08-21

  上傳用戶：caiiicc

• 基于FPGA實(shí)現(xiàn)八音電子琴的設(shè)計(jì)免費(fèi)下載

  資源簡介：基于FPGA實(shí)現(xiàn)八音電子琴的設(shè)計(jì)，并附帶自動(dòng)播放功能

  標(biāo)簽： FPGA 電子琴

  上傳時(shí)間： 2013-12-09

  上傳用戶：zsjinju