相 關 資 源

• 用VERILOG語言總結了常用代碼 非常有用免費下載

  資源簡介：用VERILOG語言總結了常用代碼 非常有用

  標簽： VERILOG 語言 代碼

  上傳時間： 2013-11-26

  上傳用戶：cooran

• 用VERILOG語言實現了常用3-8譯碼器.免費下載

  資源簡介：用VERILOG語言實現了常用3-8譯碼器.

  標簽： VERILOG 語言 譯碼器

  上傳時間： 2014-01-19

  上傳用戶：xg262122

• 用VERILOG語言實現了一個8bit的超前進位加法器免費下載

  資源簡介：用VERILOG語言實現了一個8bit的超前進位加法器，其中包括測試文件。

  標簽： VERILOG 8bit 語言 加法器

  上傳時間： 2013-12-19

  上傳用戶：alan-ee

• 用VERILOG語言實現了8BIT編碼器.免費下載

  資源簡介：用VERILOG語言實現了8BIT編碼器.

  標簽： VERILOG 8BIT 語言 編碼器

  上傳時間： 2016-07-15

  上傳用戶：lgnf

• 用VERILOG語言實現了全加器,可綜合可仿真通過免費下載

  資源簡介：用VERILOG語言實現了全加器,可綜合可仿真通過

  標簽： VERILOG 語言 全加器 仿真

  上傳時間： 2013-12-25

  上傳用戶：love1314

• 用VERILOG語言實現了J-K觸發器,可綜合可仿真通過免費下載

  資源簡介：用VERILOG語言實現了J-K觸發器,可綜合可仿真通過

  標簽： VERILOG J-K 語言 觸發器

  上傳時間： 2014-01-25

  上傳用戶：kelimu

• 用VERILOG語言實現的數據加密標準代碼,在QUARTUS5.1上仿真過免費下載

  資源簡介：用VERILOG語言實現的數據加密標準代碼,在QUARTUS5.1上仿真過

  標簽： VERILOG QUARTUS 5.1 語言

  上傳時間： 2014-09-08

  上傳用戶：mpquest

• 這是一個用c++語言實現了語法分析的原代碼免費下載

  資源簡介：這是一個用c++語言實現了語法分析的原代碼，對我們理解語法分析的過程很有幫助

  標簽： 語言 分 代碼

  上傳時間： 2016-04-22

  上傳用戶：電子世界

• 本代碼用C語言封裝了3DES等加解密算法的函數實現免費下載

  資源簡介：本代碼用C語言封裝了3DES等加解密算法的函數實現，詳細易懂，隨時可以應用到工程中去

  標簽： 3DES 代碼 C語言 封裝

  上傳時間： 2013-12-26

  上傳用戶：牧羊人8920

• 七位巴克碼生成代碼 用vhdl語言編寫。將代碼復制到quartus里面就可以用了免費下載

  資源簡介：七位巴克碼生成代碼 用vhdl語言編寫。將代碼復制到quartus里面就可以用了

  標簽： quartus vhdl 代碼 語言

  上傳時間： 2016-12-18

  上傳用戶：lps11188

• 該代碼用c++語言實現了KSVD算法,運行環境為vc6.0免費下載

  資源簡介：該代碼用c++語言實現了KSVD算法,運行環境為vc6.0

  標簽： KSVD 6.0 vc 代碼

  上傳時間： 2014-12-06

  上傳用戶：ghostparker

• 該代碼用c++語言實現了Jacobis-Method算法,運行環境為vc6.0免費下載

  資源簡介：該代碼用c++語言實現了Jacobis-Method算法,運行環境為vc6.0

  標簽： Jacobis-Method 6.0 vc 代碼

  上傳時間： 2013-12-31

  上傳用戶：壞壞的華仔

• 該代碼用JAVA語言編寫了一個聊天室免費下載

  資源簡介：該代碼用JAVA語言編寫了一個聊天室，可多人同時開啟客戶端，進行會話。

  標簽： JAVA 代碼 語言 編寫

  上傳時間： 2017-06-19

  上傳用戶：l254587896

• 用VERILOG語言編寫的FPGA控制PWM的程序免費下載

  資源簡介：用VERILOG語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調速,進行過簡單試驗,可用.沒有經過長期驗證.做簡單修改即可應用!

  標簽： VERILOG FPGA PWM 語言

  上傳時間： 2013-08-16

  上傳用戶：梧桐

• 此程序用通過PFGA用VHDL語言實現了傅立葉變換免費下載

  資源簡介：此程序用通過PFGA用VHDL語言實現了傅立葉變換，希望對大家有用

  標簽： PFGA VHDL 程序 傅立葉變換

  上傳時間： 2013-08-30

  上傳用戶：tonyshao

• 采用VERILOG語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來免費下載

  資源簡介：采用VERILOG語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來

  標簽： VERILOG FPGA 語言 控制

  上傳時間： 2013-09-01

  上傳用戶：喵米米米

• 用C++語言編寫數學常用算法免費下載

  資源簡介：用C++語言編寫數學常用算法

  標簽： 語言 編寫 算法

  上傳時間： 2015-02-07

  上傳用戶：lifangyuan12

• 這是一個用C語言開發的郵箱代碼免費下載

  資源簡介：這是一個用C語言開發的郵箱代碼

  標簽： C語言 代碼

  上傳時間： 2013-12-20

  上傳用戶：JasonC

• Little C解釋程序源代碼用C語言實現了一個C語言的子集的解釋程序免費下載

  資源簡介：Little C解釋程序源代碼用C語言實現了一個C語言的子集的解釋程序，之所以是子集，是由于考慮到本次畢業設計的時間上并不允許將整個C語言的解釋程序完成，事實上，若要將整個C語言的解釋程序完成，那將不是憑一己之力加上數月可以完成的。為此，結合所學的編譯...

  標簽： Little C語言 程序 源代碼

  上傳時間： 2013-12-25

  上傳用戶：nanxia

• 本程序用Matlab語言實現了基于Arnold變換的圖像置亂算法免費下載

  資源簡介：本程序用Matlab語言實現了基于Arnold變換的圖像置亂算法

  標簽： Matlab Arnold 程序 變換

  上傳時間： 2015-03-24

  上傳用戶：hullow

• 這是一個用c語言編寫的常用數值算法,請大家下載免費下載

  資源簡介：這是一個用c語言編寫的常用數值算法,請大家下載

  標簽： c語言 編寫 數值算法 家

  上傳時間： 2014-01-23

  上傳用戶：qunquan

• 用C語言實現了LZ77算法。程序獨特之處在于使用了64KB大小的固定長度窗口免費下載

  資源簡介：用C語言實現了LZ77算法。程序獨特之處在于使用了64KB大小的固定長度窗口，利用此方法可分塊壓縮數據。

  標簽： 77 64 LZ KB

  上傳時間： 2015-04-05

  上傳用戶：hongmo

• 程序用C語言實現了貝葉斯在數據挖掘中分類和預測中的應用免費下載

  資源簡介：程序用C語言實現了貝葉斯在數據挖掘中分類和預測中的應用，通過程序可以很好的進行分類和預測。

  標簽： 程序 C語言 數據挖掘 分類

  上傳時間： 2013-12-20

  上傳用戶：chongcongying

• 用C++語言編寫數學常用算法 具有很強的能用性十分好用推薦下載免費下載

  資源簡介：用C++語言編寫數學常用算法 具有很強的能用性十分好用推薦下載

  標簽： 語言 編寫 算法 十分

  上傳時間： 2014-01-09

  上傳用戶：啊颯颯大師的

• 用VERILOG語言在fpga中實現fifo功能！免費下載

  資源簡介：用VERILOG語言在fpga中實現fifo功能！

  標簽： VERILOG fpga fifo 語言

  上傳時間： 2015-05-02

  上傳用戶：epson850

• 本程序用C語言實現了集成神經網絡解決廣義異或問題。用神經網絡集成方法做成表決網,可克服初始權值的影響,對神經網絡分類器來說:假設有N個獨立的子網,采用絕對多數投票法,再假設每個子網以1-p的概率給出正免費下載

  資源簡介：本程序用C語言實現了集成神經網絡解決廣義異或問題。用神經網絡集成方法做成表決網,可克服初始權值的影響,對神經網絡分類器來說:假設有N個獨立的子網,采用絕對多數投票法,再假設每個子網以1-p的概率給出正確結果,且網絡之間的錯誤不相關,則表決系統發生錯誤的...

  標簽： 神經網絡 子網 程序 C語言

  上傳時間： 2015-05-03

  上傳用戶：kiklkook

• 用VERILOG語言實現的ARM7處理器的標準內核的源代碼程序,nnARM, 具有很好的參考價值免費下載

  資源簡介：用VERILOG語言實現的ARM7處理器的標準內核的源代碼程序,nnARM, 具有很好的參考價值

  標簽： VERILOG nnARM ARM7 語言

  上傳時間： 2015-05-10

  上傳用戶：wanghui2438

• 該程序用C語言實現了大整數的加減乘除運算免費下載

  資源簡介：該程序用C語言實現了大整數的加減乘除運算

  標簽： 程序 C語言 整數 減

  上傳時間： 2015-05-28

  上傳用戶：zhangyi99104144

• 用VERILOG語言編寫的全數字鎖相環的源代碼,基于fpga平臺免費下載

  資源簡介：用VERILOG語言編寫的全數字鎖相環的源代碼,基于fpga平臺

  標簽： VERILOG fpga 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• 完整的用VERILOG語言開發的USB2.0 IP核源代碼免費下載

  資源簡介：完整的用VERILOG語言開發的USB2.0 IP核源代碼，包括文檔、仿真文件

  標簽： VERILOG USB 2.0 IP核

  上傳時間： 2015-07-09

  上傳用戶：維子哥哥