亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲(chóng)蟲(chóng)下載站 > 資源下載 > VHDL/FPGA/Verilog > AVS運(yùn)動(dòng)補(bǔ)償電路的VLSI設(shè)計(jì)與實(shí)現(xiàn) 提出了一種基于AVS標(biāo)準(zhǔn)的高效的運(yùn)動(dòng)補(bǔ)償電路硬件結(jié)構(gòu)

AVS運(yùn)動(dòng)補(bǔ)償電路的VLSI設(shè)計(jì)與實(shí)現(xiàn) 提出了一種基于AVS標(biāo)準(zhǔn)的高效的運(yùn)動(dòng)補(bǔ)償電路硬件結(jié)構(gòu)

資 源 簡(jiǎn) 介

AVS運(yùn)動(dòng)補(bǔ)償電路的VLSI設(shè)計(jì)與實(shí)現(xiàn) 提出了一種基于AVS標(biāo)準(zhǔn)的高效的運(yùn)動(dòng)補(bǔ)償電路硬件結(jié)構(gòu),該設(shè)計(jì)采用了8 X 8塊級(jí)流 水線操作,運(yùn)動(dòng)矢量歸一化處理和插值濾波器組保證了流水線的高效運(yùn)行以及硬件資源的最優(yōu) 利用。采用Verilog語(yǔ)言完成了VLSI設(shè)計(jì),并通過(guò)EDA軟件給出仿真和綜合結(jié)果。

相 關(guān) 資 源

主站蜘蛛池模板: 肥西县| 长子县| 双柏县| 商水县| 盈江县| 澎湖县| 宜兰市| 房山区| 延长县| 威海市| 乃东县| 故城县| 额敏县| 九龙城区| 鹿邑县| 合作市| 武强县| 婺源县| 扬中市| 白城市| 股票| 烟台市| 宁武县| 丽水市| 江津市| 色达县| 神池县| 吴桥县| 澄江县| 融水| 阿克苏市| 江孜县| 桂平市| 平舆县| 兴隆县| 大足县| 广灵县| 阿坝| 墨竹工卡县| 长宁县| 古田县|