相 關 資 源

• 精簡CPU設計免費下載

  資源簡介：精簡CPU設計，需要的可以下來看看,是VERILOG語言寫的

  標簽： CPU

  上傳時間： 2015-10-28

  上傳用戶：dyctj

• 簡單的CPU設計數字系統實驗免費下載

  資源簡介：簡單的CPU設計數字系統實驗，使用的是精簡指令，水平代碼生成

  標簽： CPU 數字系統 實驗

  上傳時間： 2016-08-18

  上傳用戶：zsjzc

• 一種實用的單片機雙CPU設計方案及其應用免費下載

  資源簡介：針對傳統儀表具有的硬件資源不足、速度慢等功能缺陷，提出了一種基于單片機的CPU設計方案，即擴展CPU,直接從主CPU對應的數據顯示LO口上獲取數據，這種獲取數據的雙CPU設計方案中主從CPU之間在功能

  標簽： CPU 單片機 設計方案

  上傳時間： 2013-08-01

  上傳用戶：李彥東

• FPGA RSIC CPU設計文檔和源碼是EDA中對CPU設計非常好用的程序免費下載

  資源簡介：FPGA RSIC CPU設計文檔和源碼是EDA中對CPU設計非常好用的程序

  標簽： CPU FPGA RSIC EDA

  上傳時間： 2013-08-21

  上傳用戶：cppersonal

• CPU設計簡介免費下載

  資源簡介：CPU設計

  標簽： CPU

  上傳時間： 2013-11-04

  上傳用戶：zhichenglu

• 一種實用的單片機雙CPU設計方案及其應用免費下載

  資源簡介：一種實用的單片機雙CPU設計方案及其應用:針對傳統儀表具有的硬件資源不足、速度慢等功能缺陷,提出了一種基于單片機的CPU設計方案,即擴展CPU,直接從主CPU對應的數據顯示I/O口上獲取數據,這種獲取數據的雙CPU設計方案中主從CPU之間在功能上相互獨立,主CPU不受擴...

  標簽： CPU 單片機 設計方案

  上傳時間： 2013-10-30

  上傳用戶：evil

• 基于FPGA的CPU設計免費下載

  資源簡介：FPGA的CPU設計

  標簽： FPGA CPU

  上傳時間： 2013-11-20

  上傳用戶：yqs138168

• 基于FPGA的CPU設計免費下載

  資源簡介：FPGA的CPU設計

  標簽： FPGA CPU

  上傳時間： 2015-01-01

  上傳用戶：lansedeyuntkn

• 一個8位CISC結構的精簡CPU免費下載

  資源簡介：一個8位CISC結構的精簡CPU，2還提供了編譯器

  標簽： CISC CPU 8位

  上傳時間： 2013-12-28

  上傳用戶：whenfly

• 有是一個簡單的CPU設計的開發過程！里面 有代碼免費下載

  資源簡介：有是一個簡單的CPU設計的開發過程！里面 有代碼，和分析，設計過程！獻給初學者的！

  標簽： CPU 過程 代碼

  上傳時間： 2015-04-18

  上傳用戶：hxy200501

• 一個非常簡單的CPU設計的原代碼,是用verilog編寫的免費下載

  資源簡介：一個非常簡單的CPU設計的原代碼,是用verilog編寫的

  標簽： verilog CPU 代碼 編寫

  上傳時間： 2014-12-08

  上傳用戶：siguazgb

• 用VHDL 編寫的一個16位的CPU 設計方案免費下載

  資源簡介：用VHDL 編寫的一個16位的CPU 設計方案，可以執行8條指令。

  標簽： VHDL CPU 編寫 設計方案

  上傳時間： 2015-07-19

  上傳用戶：shawvi

• sdcc是為51等小型嵌入式CPU設計的c語言編譯器支持數種不同類型的CPU免費下載

  資源簡介：sdcc是為51等小型嵌入式CPU設計的c語言編譯器支持數種不同類型的CPU

  標簽： CPU sdcc c語言 嵌入式

  上傳時間： 2015-07-24

  上傳用戶：skfreeman

• 大型risc處理器設計源代碼,這是書中的代碼 基于流水線的risc CPU設計免費下載

  資源簡介：大型risc處理器設計源代碼,這是書中的代碼 基于流水線的risc CPU設計

  標簽： risc CPU 大型 處理器

  上傳時間： 2014-12-05

  上傳用戶：myworkpost

• CPU設計免費下載

  資源簡介：CPU設計，加法器，乘法器，除法器等，有原理講解等。挺不錯的資料

  標簽： CPU

  上傳時間： 2014-01-21

  上傳用戶：shus521

• 這是一篇關于8位RISC CPU設計的文章免費下載

  資源簡介：這是一篇關于8位RISC CPU設計的文章，其中包含了用Verilog語言編寫的CPU內核程序

  標簽： RISC CPU 8位

  上傳時間： 2013-12-22

  上傳用戶：CHENKAI

• CPU設計中關于加法器免費下載

  資源簡介：CPU設計中關于加法器，乘法器，除法器設計的ppt，希望對硬件學習的人有幫助

  標簽： CPU 加法器

  上傳時間： 2016-02-09

  上傳用戶：671145514

• 簡單的CPU 設計 用hdl語句設計 能實現基本的功能免費下載

  資源簡介：簡單的CPU 設計 用hdl語句設計 能實現基本的功能

  標簽： CPU hdl

  上傳時間： 2014-01-22

  上傳用戶：bruce5996

• Quartus II 5.0下寫的一個單總線架構的CPU設計免費下載

  資源簡介：Quartus II 5.0下寫的一個單總線架構的CPU設計，包括控制器、運算器、譯碼電路等。模擬的時鐘脈沖也給出。已經通過Quartus II 5.0運行。可以給需要設計總線架構CPU的同學一點參考。

  標簽： Quartus 5.0 CPU II

  上傳時間： 2013-12-10

  上傳用戶：familiarsmile

• 初學CPU設計（完全教程）包括verilog代碼以及文檔說明那個免費下載

  資源簡介：初學CPU設計（完全教程）包括verilog代碼以及文檔說明那個

  標簽： verilog CPU 教程 代碼

  上傳時間： 2016-04-23

  上傳用戶：獨孤求源

• CPU設計中的controlunit源碼免費下載

  資源簡介：CPU設計中的controlunit源碼，其中附帶了時序仿真。通過Sequencing Logic 產生 control_signals,具體的信號可在controlsignal.mif文件中直接修改。

  標簽： controlunit CPU 源碼

  上傳時間： 2016-05-25

  上傳用戶：com1com2

• 簡單的16位CPU的VHDL設計 vhdl代碼和CPU設計過程免費下載

  資源簡介：簡單的16位CPU的VHDL設計 vhdl代碼和CPU設計過程

  標簽： VHDL vhdl CPU CPU

  上傳時間： 2016-06-04

  上傳用戶：tonyshao

• FPGA RSIC CPU設計文檔和源碼是EDA中對CPU設計非常好用的程序免費下載

  資源簡介：FPGA RSIC CPU設計文檔和源碼是EDA中對CPU設計非常好用的程序

  標簽： CPU FPGA RSIC EDA

  上傳時間： 2013-12-24

  上傳用戶：haoxiyizhong

• 16位CPU設計VHDL源碼免費下載

  資源簡介：16位CPU設計VHDL源碼，其中包括alu，clock，memory等部分的設計

  標簽： VHDL CPU 源碼

  上傳時間： 2016-06-30

  上傳用戶：saharawalker

• 基于FPGA的CPU設計 VHDL 編寫免費下載

  資源簡介：基于FPGA的CPU設計 VHDL 編寫

  標簽： FPGA VHDL CPU 編寫

  上傳時間： 2016-07-14

  上傳用戶：tzl1975

• 使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG免費下載

  資源簡介：使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG，一個堆棧寄存器STACK。存儲器尋址粒度為字節。數據存儲以32位字對準。采用32位定長指令格式，采用Load/Store結構，ALU指令采用三地址...

  標簽： CPU verilog FLAG 語言

  上傳時間： 2013-12-11

  上傳用戶：源弋弋

• 大二要做的CPU設計的參考報告 注意是參考 真有毅力的人可以把按他的畫下來 下決心前要慎重免費下載

  資源簡介：大二要做的CPU設計的參考報告 注意是參考 真有毅力的人可以把按他的畫下來 下決心前要慎重，很考眼力~

  標簽： CPU 報告

  上傳時間： 2016-07-30

  上傳用戶：cc1

• 用VHDL語言開發的一個16位的具有5級流水線的CPU設計免費下載

  資源簡介：用VHDL語言開發的一個16位的具有5級流水線的CPU設計

  標簽： VHDL CPU 語言 流水線

  上傳時間： 2013-12-10

  上傳用戶：wangchong

• 可綜合的VerilogHDL設計實例: ---簡化的RISC 8位CPU設計簡介---免費下載

  資源簡介：可綜合的VerilogHDL設計實例: ---簡化的RISC 8位CPU設計簡介---

  標簽： VerilogHDL RISC CPU 8位

  上傳時間： 2016-08-09

  上傳用戶：zwei41

• A Relatively Simple RISC CPU 設計源碼并附詳細的說明文檔。可以ModelSim進行仿真免費下載

  資源簡介：A Relatively Simple RISC CPU 設計源碼并附詳細的說明文檔。可以ModelSim進行仿真，并可以用synplify進行綜合。

  標簽： Relatively ModelSim Simple RISC

  上傳時間： 2014-06-27

  上傳用戶：bjgaofei