硬件出租車記數器完整的VHDL語言設計，可以仿真下載測試
資源簡介：硬件出租車記數器完整的VHDL語言設計，可以仿真下載測試
上傳時間： 2015-08-24
上傳用戶：nanshan
資源簡介：線性相位FIR濾波器（17階）的VHDL語言設計 功能很強大，很好用
上傳時間： 2016-08-10
上傳用戶：dongbaobao
資源簡介：這是一個8分頻的VHDL語言設計程序，也可以看成是8進制計數器
上傳時間： 2013-12-22
上傳用戶：nanxia
資源簡介：利用VHDL 語言設計出租車計費系統, 使其實現計費以及預置和模擬汽車啟動、停止、暫停等功能, 并設計動態掃描電路顯示車費數目, 突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點。此程序通過下載到特定芯片后, 可應用于實際的出租車計費系統...
上傳時間： 2017-05-22
上傳用戶：變形金剛
資源簡介：本文以研究嵌入式微處理器為主，自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了VHDL 語言與原理框圖的綜合設計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路，采用VHDL 語言完成了取指單元，...
上傳時間： 2013-05-20
上傳用戶：2525775
資源簡介：VHDL語言設計的秒表，實現計時功能，實現報時功能，并且通過硬件實驗。
上傳時間： 2014-01-14
上傳用戶：zq70996813
資源簡介：用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
上傳時間： 2013-08-07
上傳用戶：ukuk
資源簡介：這是一個使用VHDL語言設計的電梯控制程序，里面還有仿真時序圖。
上傳時間： 2013-08-20
上傳用戶：希醬大魔王
資源簡介：用VHDL語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內容為英文
上傳時間： 2015-06-11
上傳用戶：xiaohuanhuan
資源簡介：用VHDL語言設計CPU中的一部分：乘法器的設計，包括多種乘法器的設計方法！內容為英文
上傳時間： 2015-06-11
上傳用戶：450976175
資源簡介：移位相加硬件乘法器,基于FPGA的VHDL語言編寫的,含有全部文件
上傳時間： 2015-07-01
上傳用戶：bakdesec
資源簡介：ic設計入門 用VHDL語言設計IC的一些主要方法和說明
上傳時間： 2015-08-17
上傳用戶：zhengzg
資源簡介：此文是一個完整的字符發生器的設計及設置,文中有完整的VHDL代碼及原理圖.
上傳時間： 2013-12-30
上傳用戶：rocwangdp
資源簡介：電子EDA,VHDL語言設計8位的fifo數據緩沖器的VHDL源程序
上傳時間： 2016-01-10
上傳用戶：wweqas
資源簡介：FFT的VHDL語言程序,屬于電子EDA,VHDL語言設計
上傳時間： 2014-12-07
上傳用戶：lwwhust
資源簡介：用VHDL語言設計的頻率計，經過驗證，沒有問題
上傳時間： 2013-12-08
上傳用戶：15736969615
資源簡介：完整的C語言實驗報告 實驗1 C程序的運行環境和運行C程序的方法 實驗2 數據類型、運算符和表達式 實驗3 最簡單的C程序設計 實驗4 邏輯結構程序設計 實驗5 循環控制
上傳時間： 2013-12-20
上傳用戶：Breathe0125
資源簡介：是EDA設計的數字鐘的VHDL語言程序，可用Max+Plus2進行編譯，仿真并下載到芯片中。
上傳時間： 2016-04-30
上傳用戶：manlian
資源簡介：用VHDL語言設計的二輸入與非門電路,結構簡單,使用,希望能有所幫助,謝謝批評指導!
上傳時間： 2016-06-22
上傳用戶：miaochun888
資源簡介：這是用VHDL語言設計的四輸入與非門電路,很簡單,也很實用,希望對大家能有幫助,謝謝批評指導.
上傳時間： 2016-06-22
上傳用戶：xhz1993
資源簡介：本書詳細介紹了VHDL語言設計數字邏輯電路和數字系統的過程和方法，并對設計中各種相關技術做了詳細的介紹，出此之外，本書提供了豐富的 實例，條理清晰，通俗易懂。
上傳時間： 2016-06-28
上傳用戶：頂得柱
資源簡介：這是一個使用VHDL語言設計的電梯控制程序，里面還有仿真時序圖。
上傳時間： 2013-12-25
上傳用戶：xymbian
資源簡介：利用VHDL語言設計的數字鐘,能進行正常的時、分、秒計時功能，分別由6個數碼管顯示24h、60min、60s
上傳時間： 2016-07-17
上傳用戶：lunshaomo
資源簡介：基于EDA的八音自動播放電子琴設計 內有VHDL語言設計 有
上傳時間： 2016-11-08
上傳用戶：songrui
資源簡介：VHDL語言設計的數字鐘 具有時分秒三段顯示
上傳時間： 2017-01-25
上傳用戶：evil
資源簡介：電子搶答器VHDL語言設計 材料是一圖文格式的可能需要讀者自己打上去 不過絕對真實
上傳時間： 2017-01-30
上傳用戶：gmh1314
資源簡介：采用VHDL語言設計一個4通道的數據采集控制模塊。系統的功能描述如下： 1.系統主時鐘為100 MHz。 2.數據為16位-數據線上連續2次00FF后數據傳輸開始。 3.系統內部總線寬度為8位。 4.共有4個通道（ch1、ch2、ch3、ch4），每個通道配備100 Bytes的RAM，當存滿...
上傳時間： 2013-12-25
上傳用戶：zycidjl
資源簡介：用VHDL 語言設計交通燈控制系統, 并在MAX+PLUS II 系統對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數字電 路, 沒有傳統設計中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現了EDA 技術在數字電路設計中的優越性。
上傳時間： 2013-12-28
上傳用戶：zhengzg
資源簡介：適用異步收發器設計的VHDL語言,是學習UART知識的好例程
上傳時間： 2014-08-29
上傳用戶：lwwhust
資源簡介：一種實現計算機接口rs232與FPGA通信的基于VHDL語言設計的一段非常簡潔的程序
上傳時間： 2014-01-09
上傳用戶：cazjing
