相 關 資 源

• 開源CPU核OpenRisc1200軟核Verilog代碼,學習CPU首選軟核免費下載

  資源簡介：開源CPU核OpenRisc1200軟核Verilog代碼,學習CPU首選軟核

  標簽： CPU OpenRisc Verilog 1200

  上傳時間： 2017-02-24

  上傳用戶：z754970244

• 這是minigui的軟鍵盤實現代碼,對有標準軟鍵盤的GUI開發有很好的參考價值.免費下載

  資源簡介：這是minigui的軟鍵盤實現代碼,對有標準軟鍵盤的GUI開發有很好的參考價值.

  標簽： minigui GUI 軟鍵盤 代碼

  上傳時間： 2014-01-24

  上傳用戶：playboys0

• 國外經典的 Verilog 代碼 學習Verilog的經典小例子免費下載

  資源簡介：國外經典的 Verilog 代碼 學習Verilog的經典小例子

  標簽： Verilog 代碼

  上傳時間： 2017-08-30

  上傳用戶：z1191176801

• 基于半監督的核主元分析matlab代碼免費下載

  資源簡介：基于半監督的核主元分析matlab代碼，基于半監督核主元分析matlab代碼

  標簽： matlab 半監督 分 代碼

  上傳時間： 2014-08-17

  上傳用戶：爺的氣質

• 初學CPU結構的很好的Verilog代碼的示例免費下載

  資源簡介：初學CPU結構的很好的Verilog代碼的示例，適合初學者

  標簽： Verilog CPU 代碼

  上傳時間： 2015-09-04

  上傳用戶：ma1301115706

• 在quartusII下用Verilog語言自己寫的IP核免費下載

  資源簡介：在quartusII下用Verilog語言自己寫的IP核，對FPGA開發初學者有幫助的。

  標簽： quartusII Verilog IP核 語言

  上傳時間： 2014-01-02

  上傳用戶：qlpqlq

• 初學CPU設計（完全教程）包括Verilog代碼以及文檔說明那個免費下載

  資源簡介：初學CPU設計（完全教程）包括Verilog代碼以及文檔說明那個

  標簽： Verilog CPU 教程 代碼

  上傳時間： 2016-04-23

  上傳用戶：獨孤求源

• AES算法的Verilog代碼免費下載

  資源簡介：AES算法的Verilog代碼，即AES算法IP核

  標簽： Verilog AES 算法 代碼

  上傳時間： 2017-09-02

  上傳用戶：zhangzhenyu

• USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代碼免費下載

  資源簡介：USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代碼

  標簽： usb asic fpga Verilog hdl

  上傳時間： 2022-06-25

  上傳用戶：qingfengchizhu

• Verilog代碼集錦.rar免費下載

  資源簡介：Verilog代碼集錦，有需要的看看，對初學者很有價值的

  標簽： Verilog 代碼 集錦

  上傳時間： 2013-04-24

  上傳用戶：afeiafei309

• Verilog代碼免費下載

  資源簡介：幾個較基礎和實用的Verilog代碼，適于初學者使用

  標簽： Verilog 代碼

  上傳時間： 2013-04-24

  上傳用戶：Amygdala

• Verilog代碼讀寫SDRAM 不帶仿真免費下載

  資源簡介：Verilog 代碼，讀寫SDRAM 不帶仿真，需要自己編寫測試文件

  標簽： Verilog SDRAM 代碼 讀寫

  上傳時間： 2013-08-13

  上傳用戶：zh_901

• FPGA開發板上寫的Verilog代碼 功能是從電腦端發送一個字節免費下載

  資源簡介：FPGA開發板上寫的Verilog代碼：\r\n功能是從電腦端發送一個字節，然后把它接收回來。\r\n

  標簽： Verilog FPGA 開發板 代碼

  上傳時間： 2013-08-15

  上傳用戶：copu

• pc104接口的Verilog代碼免費下載

  資源簡介：pc104接口的Verilog代碼，僅供參考

  標簽： Verilog 104 pc 接口

  上傳時間： 2013-09-03

  上傳用戶：chukeey

• FIFO的Verilog代碼免費下載

  資源簡介：FIFO的Verilog代碼

  標簽： Verilog FIFO 代碼

  上傳時間： 2013-11-22

  上傳用戶：不懂夜的黑

• FIFO的Verilog代碼免費下載

  資源簡介：FIFO的Verilog代碼

  標簽： Verilog FIFO 代碼

  上傳時間： 2013-12-22

  上傳用戶：ccxzzhm

• PCI總線仲裁參考設計Verilog代碼免費下載

  資源簡介：PCI總線仲裁參考設計Verilog代碼

  標簽： Verilog PCI 總線仲裁 參考設計

  上傳時間： 2013-12-26

  上傳用戶：妄想演繹師

• 51的Verilog代碼！適用于Xilinx的FPGA免費下載

  資源簡介：51的Verilog代碼！適用于Xilinx的FPGA

  標簽： Verilog Xilinx FPGA 代碼

  上傳時間： 2015-02-04

  上傳用戶：lijianyu172

• 塊交織的Verilog代碼免費下載

  資源簡介：塊交織的Verilog代碼

  標簽： Verilog 代碼

  上傳時間： 2014-01-10

  上傳用戶：AbuGe

• 成型濾波器的Verilog代碼免費下載

  資源簡介：成型濾波器的Verilog代碼

  標簽： Verilog 濾波器 代碼

  上傳時間： 2015-03-02

  上傳用戶：lhc9102

• 曼徹斯特編解碼Verilog代碼 .zip免費下載

  資源簡介：曼徹斯特編解碼Verilog代碼 .zip

  標簽： Verilog zip 曼徹斯特 代碼

  上傳時間： 2014-01-03

  上傳用戶：baiom

• Verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.免費下載

  資源簡介：Verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

  標簽： Verilog FPGA 代碼 經驗

  上傳時間： 2015-04-07

  上傳用戶：bruce

• Verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.免費下載

  資源簡介：Verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

  標簽： Verilog FPGA 代碼 經驗

  上傳時間： 2013-12-25

  上傳用戶：PresidentHuang

• Verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.免費下載

  資源簡介：Verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

  標簽： Verilog FPGA 代碼 經驗

  上傳時間： 2015-04-07

  上傳用戶：498732662

• Verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.免費下載

  資源簡介：Verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

  標簽： Verilog FPGA 代碼 經驗

  上傳時間： 2014-06-16

  上傳用戶：古谷仁美

• 將Verilog代碼轉換成C++代碼的軟件免費下載

  資源簡介：將Verilog代碼轉換成C++代碼的軟件，C源代碼。

  標簽： Verilog 代碼 轉換成 軟件

  上傳時間： 2013-12-22

  上傳用戶：cuibaigao

• USB主機和設備的Verilog代碼免費下載

  資源簡介：USB主機和設備的Verilog代碼，實現了USB1.1協議規范的要求

  標簽： Verilog USB 主機 設備

  上傳時間： 2015-04-09

  上傳用戶：標點符號

• 針對freescale的coldfire系列mcu的開源bootloader源碼colilo的優化代碼免費下載

  資源簡介：針對freescale的coldfire系列mcu的開源bootloader源碼colilo的優化代碼，可以實現串口下載燒寫和交叉調試器下載燒寫，較多應用于uclinux，但略做修改可以用于任何需要做一些runtime setup的系統。

  標簽： bootloader freescale coldfire colilo

  上傳時間： 2013-12-21

  上傳用戶：zhaiye

• 實用鬧鐘的Verilog代碼。不是vhdl的！經過ldv驗證免費下載

  資源簡介：實用鬧鐘的Verilog代碼。不是vhdl的！經過ldv驗證

  標簽： Verilog vhdl ldv 鬧鐘

  上傳時間： 2014-01-11

  上傳用戶：小儒尼尼奧

• 強調Verilog代碼編寫規范免費下載

  資源簡介：強調Verilog代碼編寫規范，經常是一個不太受歡迎的話題，但卻是非常有必要的。 每個代碼編寫者都有自己的編寫習慣，而且都喜歡按照自己的習慣去編寫

  標簽： Verilog 代碼 編寫

  上傳時間： 2015-05-12

  上傳用戶：13160677563