用FPGA實(shí)現(xiàn)RS232，代碼經(jīng)過測試通過
資源簡介：用FPGA實(shí)現(xiàn)RS232通信,此代碼是用VHDL語言編寫，非常有用的好東東啊
上傳時(shí)間： 2013-08-21
上傳用戶：爺?shù)臍赓|(zhì)
資源簡介：用FPGA實(shí)現(xiàn)RS232通信,此代碼是用VHDL語言編寫，非常有用的好東東啊
上傳時(shí)間： 2016-07-04
上傳用戶：xiaodu1124
資源簡介：用FPGA實(shí)現(xiàn)RS232，代碼經(jīng)過測試通過
上傳時(shí)間： 2017-06-03
上傳用戶：chens000
資源簡介：用FPGA實(shí)現(xiàn)了RS232異步串行通信，所用語言是VHDL，另外本人還有Verilog的歡迎交流學(xué)習(xí)，根據(jù)RS232 異步串行通信來的幀格式，在FPGA發(fā)送模塊中采用的每一幀格式為：1位開始位+8位數(shù)據(jù)位+1位奇校驗(yàn)位+1位停止位，波特率為2400。由設(shè)置的波特率可以算出分頻系數(shù)...
上傳時(shí)間： 2013-11-29
上傳用戶：ve3344
資源簡介：用FPGA實(shí)現(xiàn)FFT的算法分析,硬件介紹!
上傳時(shí)間： 2013-08-05
上傳用戶：qq1604324866
資源簡介：用FPGA實(shí)現(xiàn)三電平PWM發(fā)生器的完整資料
上傳時(shí)間： 2013-08-06
上傳用戶：DXM35
資源簡介：這是用FPGA實(shí)現(xiàn)的設(shè)計(jì)兩人擲骰子比較點(diǎn)大小的游戲，里面有詳細(xì)的程序源碼及分析，希望有些幫助
上傳時(shí)間： 2013-08-06
上傳用戶：lili123
資源簡介：針對(duì)高速數(shù)字信號(hào)處理的要求,提出用FPGA 實(shí)現(xiàn)基- 4FFT 算法,并對(duì)其整體結(jié)構(gòu)、蝶形單\\\\\\\\r\\\\\\\\n元進(jìn)行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運(yùn)算,能同時(shí)提供蝶形運(yùn)算所需的4 個(gè)操作\\\\\\\\r\\\\\\\\n數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋...
上傳時(shí)間： 2013-08-08
上傳用戶：gxrui1991
資源簡介：用FPGA實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼
上傳時(shí)間： 2013-08-22
上傳用戶：ukuk
資源簡介：用FPGA實(shí)現(xiàn)的DA轉(zhuǎn)換器，有說明和源碼，VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for the extraordinary\\r\\nperformance and low cost of today s audio CD\\r\\...
上傳時(shí)間： 2013-08-22
上傳用戶：dudu1210004
資源簡介：用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線
上傳時(shí)間： 2013-08-23
上傳用戶：q986086481
資源簡介：用FPGA實(shí)現(xiàn)任意波形發(fā)生器的源代碼，另外還包括FPGA實(shí)現(xiàn)UART，從而與MCU實(shí)現(xiàn)串行通信。
上傳時(shí)間： 2013-08-27
上傳用戶：llwap
資源簡介：用FPGA實(shí)現(xiàn)fft
上傳時(shí)間： 2013-09-06
上傳用戶：菁菁聆聽
資源簡介：用FPGA實(shí)現(xiàn)SDRAM的操作，具體操作見內(nèi)部說明文件
上傳時(shí)間： 2014-01-05
上傳用戶：ecooo
資源簡介：用FPGA實(shí)現(xiàn)IIC通訊的主控端，最簡化的代碼，占用最小FPGA資源
上傳時(shí)間： 2015-03-24
上傳用戶：Ants
資源簡介：用FPGA實(shí)現(xiàn)fft
上傳時(shí)間： 2014-01-20
上傳用戶：fanboynet
資源簡介：在公司做的一個(gè)用FPGA實(shí)現(xiàn)的數(shù)字電視系統(tǒng)中 ASI轉(zhuǎn)TS流的程序
上傳時(shí)間： 2015-05-14
上傳用戶：xhz1993
資源簡介：用FPGA實(shí)現(xiàn)數(shù)字復(fù)接?肍PGA實(shí)現(xiàn)數(shù)字復(fù)接
上傳時(shí)間： 2015-06-08
上傳用戶：wendy15
資源簡介：鍵盤鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫,已經(jīng)使用FPGA驗(yàn)正過了,完全可以用
上傳時(shí)間： 2013-12-12
上傳用戶：athjac
資源簡介：一個(gè)用FPGA實(shí)現(xiàn)的16FFT,僅供參考不作為工程文件
上傳時(shí)間： 2015-07-01
上傳用戶：lo25643
資源簡介：用FPGA 實(shí)現(xiàn)全雙工異步串口（UART），與PC 機(jī)通信。1 位起始位；8 位數(shù)據(jù)位；一個(gè)停止位；無校驗(yàn)位；波特率為2400、4800、9600、11520 任選或可變（可用按鍵控制波特率模式）。
上傳時(shí)間： 2013-12-23
上傳用戶：無聊來刷下
資源簡介：1、 用FPGA實(shí)現(xiàn)PS/2鼠標(biāo)接口。 2、 鼠標(biāo)左鍵按下時(shí)十字形鼠標(biāo)圖象的中間方塊改變顏色，右按下時(shí)箭頭改變顏色。 3、 Reset按鍵：總復(fù)位。
上傳時(shí)間： 2015-09-06
上傳用戶：love_stanford
資源簡介：用verilog實(shí)現(xiàn)RS232通信async_transmitter.v
上傳時(shí)間： 2013-12-17
上傳用戶：咔樂塢
資源簡介：用verilog實(shí)現(xiàn)RS232 receiveri
上傳時(shí)間： 2013-12-23
上傳用戶：bjgaofei
資源簡介：用FPGA實(shí)現(xiàn)DDS,可變頻,幅值由硬件完成
上傳時(shí)間： 2015-12-03
上傳用戶：plsee
資源簡介：用FPGA實(shí)現(xiàn)的VGA/LCD顯示的相關(guān)知識(shí),包含了程序的主要結(jié)構(gòu)和主要功能模塊的實(shí)現(xiàn)過程
上傳時(shí)間： 2014-11-15
上傳用戶：xymbian
資源簡介：用FPGA實(shí)現(xiàn)DDS的原理圖，結(jié)構(gòu)清晰，采用總線方式與外部單片機(jī)通信
上傳時(shí)間： 2015-12-16
上傳用戶：qq521
資源簡介：用FPGA實(shí)現(xiàn)任意波形發(fā)生器的源代碼，另外還包括FPGA實(shí)現(xiàn)UART，從而與MCU實(shí)現(xiàn)串行通信。
上傳時(shí)間： 2016-01-06
上傳用戶：jkhjkh1982
資源簡介：該文檔是QUICKLOGIC的一篇關(guān)于用FPGA實(shí)現(xiàn)DDS的設(shè)計(jì)指導(dǎo)。
上傳時(shí)間： 2013-12-20
上傳用戶：123啊
資源簡介：研究用FPGA實(shí)現(xiàn)對(duì)LCD顯示驅(qū)動(dòng)的控制，通過一個(gè)數(shù)字時(shí)鐘作為演示，具體論證用FPGA驅(qū)動(dòng)字符型液晶顯示器的方法，其核心是控制液晶顯示控制器的時(shí)序，經(jīng)測試，該方法切實(shí)可行，可以代替用單片機(jī)驅(qū)動(dòng)LCD。
上傳時(shí)間： 2016-03-04
上傳用戶：jeffery
