常用模塊的Verilog-HDL設(shè)計(jì)
資源簡介：常用模塊的Verilog-HDL設(shè)計(jì)
上傳時間： 2020-03-20
上傳用戶：966210
資源簡介：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)和方法，結(jié)合DSP算法介紹verilog HdL 設(shè)計(jì)。
上傳時間： 2016-12-16
上傳用戶：xiaohuanhuan
資源簡介：4位數(shù)字頻率計(jì)的verilog HDL設(shè)計(jì)，精度比較準(zhǔn)的
上傳時間： 2014-01-06
上傳用戶：shus521
資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時間： 2013-08-18
上傳用戶：問題問題
資源簡介：采用Verilog HDL設(shè)計(jì),在掌宇智能開發(fā)板上得到實(shí)現(xiàn) 根據(jù)搶答器的原理，整個電路可劃分為三部分：采樣電路、門控電路和譯碼電路
上傳時間： 2013-12-21
上傳用戶：zgu489
資源簡介：使用FPGA控制蜂鳴器的程序,用Verilog HDL設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音
上傳時間： 2013-12-21
上傳用戶：wendy15
資源簡介：第一章 數(shù)字信號處理、計(jì)算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計(jì)方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運(yùn)算邏輯和它們的Verilog HDL模型 第六章 運(yùn)算和數(shù)據(jù)流動控制邏輯
上傳時間： 2014-01-27
上傳用戶：sclyutian
資源簡介：第一章 數(shù)字信號處理、計(jì)算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計(jì)方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運(yùn)算邏輯和它們的Verilog HDL模型 第六章 運(yùn)算和數(shù)據(jù)流動控制邏輯 第七章...
上傳時間： 2016-02-08
上傳用戶：ardager
資源簡介：基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘，有興趣的
上傳時間： 2013-11-26
上傳用戶：宋桃子
資源簡介：24C01A的Verilog HDL仿真代碼，用于I2C接口模塊的測試，由北京郵電大學(xué)《VerilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫
上傳時間： 2016-03-03
上傳用戶：jkhjkh1982
資源簡介：arm開發(fā)的原代碼來自《ARM嵌入式常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講》
上傳時間： 2014-11-23
上傳用戶：evil
資源簡介：51單片機(jī)C語言常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講-該書的源代碼和原理圖
上傳時間： 2014-01-18
上傳用戶：songnanhua
資源簡介：《51單片機(jī)C語言常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講》的隨書光盤。上個星期剛買了這本，實(shí)例多，還不錯
上傳時間： 2013-12-03
上傳用戶：hongmo
資源簡介：為電子工業(yè)出版社的51單片機(jī)C語言常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講隨書光盤，本人特意刻錄的，希望對大家有點(diǎn)用
上傳時間： 2016-08-02
上傳用戶：qunquan
資源簡介：包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語言進(jìn)行綜合
上傳時間： 2013-12-19
上傳用戶：hopy
資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時間： 2016-09-06
上傳用戶：1583060504
資源簡介：步進(jìn)電機(jī)位置系統(tǒng) 步進(jìn)電機(jī)位置系統(tǒng)block symbol file 步進(jìn)電機(jī)位置系統(tǒng)的Verilog HDL程序設(shè)計(jì) 已編譯通過
上傳時間： 2014-01-03
上傳用戶：維子哥哥
資源簡介：practical_lift_controller 實(shí)用電梯控制器 實(shí)用電梯控制系統(tǒng)block symbol file 實(shí)用電梯控制器的Verilog HDL程設(shè)計(jì)
上傳時間： 2016-09-06
上傳用戶：Zxcvbnm
資源簡介：延遲線模塊的verilog代碼，延遲線模塊是數(shù)字電路設(shè)計(jì)常用的模塊
上傳時間： 2016-11-18
上傳用戶：czl10052678
資源簡介：這是《ARM嵌入式常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講》一書中的程序源代碼，稍加修改便可應(yīng)用于自己的工作中或者完成自己的課題。
上傳時間： 2014-08-27
上傳用戶：Breathe0125
資源簡介：本程序包含：EEPROM的功能模型(eeprom.v)、讀/寫EEPROM的verilog HDL 行為模塊（eeprom_wr.v）、信號產(chǎn)生模塊（signal.v）和頂層模塊(top.v) ，這樣可以有一個完整的EEPROM的控制模塊和測試文件，本文件通過測試。
上傳時間： 2017-01-22
上傳用戶：lanjisu111
資源簡介：51單片機(jī)c語言常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講所帶光盤的c程序與電路原理圖
上傳時間： 2017-03-07
上傳用戶：cursor
資源簡介：這里邊有EDA設(shè)計(jì)常用模塊的源代碼，F(xiàn)FT,DDS PS2_keyboard，VGA等，有學(xué)FPGA的就參考一下吧
上傳時間： 2014-01-26
上傳用戶：qb1993225
資源簡介：《ARM嵌入式常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講》針對目前通用流行的ARM嵌入式處理器，通過實(shí)例精講的形式，詳細(xì)介紹了ARM嵌入式常用模塊與綜合應(yīng)用系統(tǒng)設(shè)計(jì)的方法及技巧。
上傳時間： 2013-10-28
上傳用戶：w230825hy
資源簡介：采用Verilog HDL設(shè)計(jì)，在Altera EP1S10S780C6開發(fā)板上實(shí)現(xiàn) 選取6MHz為基準(zhǔn)頻率，演奏的是梁祝樂曲
上傳時間： 2015-04-11
上傳用戶：chongcongying
資源簡介：王金明的Verilog HDL程序集合，包含各個常用的程序
上傳時間： 2013-11-26
上傳用戶：星仔
資源簡介：UART轉(zhuǎn)I2C的Verilog HDL代碼，由北京郵電大學(xué)《VerilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫
上傳時間： 2014-08-03
上傳用戶：zhuoying119
資源簡介：包中包括, DW8051完整的Verilog HDL代碼 兩本手冊: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協(xié)同設(shè)計(jì) Embedded TCP/ IP Chip Based on DW8051 Core ...
上傳時間： 2013-12-21
上傳用戶：yyq123456789
資源簡介：FPGA Verilog HDL設(shè)計(jì)溫度傳感器ds18b20溫度讀取并通過lcd1620和8位LED數(shù)碼管顯示的QUARTUS II 12.0工程文件，包括完整的設(shè)計(jì)文件.V源碼，可以做為你的學(xué)習(xí)及設(shè)計(jì)參考。module ds18b20lcd1602display ( Clk, Rst,? ? ? DQ,? ?//18B20數(shù)據(jù)端口 Txd,? ...
上傳時間： 2022-01-30
上傳用戶：
資源簡介：CPLD／FPGA常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講 高清書簽
上傳時間： 2013-07-04
上傳用戶：eeworm
