鎖相技術相關專輯 38冊 209M
40系列芯片 4046 CMOS PLL 鎖相.pdf
資源簡介:鎖相技術相關專輯 38冊 209M40系列芯片 4046 CMOS PLL 鎖相.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:CD40系列CD45系列集成芯片DATASHEET數(shù)據(jù)手冊170個芯片技術手冊資料合集:4000 CMOS 3輸入雙或非門1反相器.pdf4001 CMOS 四2輸入或非門.pdf4002 CMOS 雙4輸入或非門.pdf4006 CMOS 18級靜態(tài)移位寄存器.pdf4007 CMOS 雙互補對加反相器.pdf4008 CMOS 4位二進制并行...
上傳時間: 2021-11-09
上傳用戶:kent
資源簡介:連續(xù)的PLL鎖相,大家多交流!迫切希望大家交流!
上傳時間: 2014-01-16
上傳用戶:zhuimenghuadie
資源簡介:easy pll,很好的PLL(鎖相環(huán)設計工具)!
上傳時間: 2014-06-07
上傳用戶:sunjet
資源簡介:pll鎖相環(huán)仿真程序,經(jīng)過測試,并附上仿真圖,值得學習
上傳時間: 2016-01-23
上傳用戶:aappkkee
資源簡介:鎖相技術相關專輯 38冊 209M在線式UPS軟件鎖相.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:在過去的十幾年間,F(xiàn)PGA取得了驚人的發(fā)展:集成度已達到1000萬等效門、速度可達到400~500MHz。隨著FPGA的集成度不斷增大,在高密度FPGA中,芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在,解決時鐘延時...
上傳時間: 2013-07-06
上傳用戶:LouieWu
資源簡介:數(shù)字式調頻收音機設計 介紹利用數(shù)字鎖相頻率合成技術構成收音機的電調諧部分并闡述了收音機的調臺、選臺、搜索與存儲等功能的電路設計原理,著重介紹了用收音機集成芯片CXA1019S構成的FM電路、頻率合成器芯片BU2614構成的鎖相環(huán)電路。
上傳時間: 2013-12-16
上傳用戶:ouyangtongze
資源簡介:PLL(Phase Locked Loop): 為鎖相回路或鎖相環(huán),用來統(tǒng)一整合時鐘信號,使高頻器件正常工作,如內存的存取資料等。PLL用于振蕩器中的反饋技術。 許多電子設備要正常工作,通常需要外部的輸入信號與內部的振蕩信號同步。一般的晶振由于工藝與成本原因,做不到...
上傳時間: 2021-07-23
上傳用戶:紫陽帝尊
資源簡介:Blackfin是ADI嵌入式處理器的核心,其豐富的產(chǎn)品線已經(jīng)成為目前最具性價比的嵌入式處理器.本文介紹了該系列芯片的最新動態(tài),英文版,PDF格式
上傳時間: 2014-01-02
上傳用戶:zmy123
資源簡介:基于MC145159的PLL頻率合成器設計與實現(xiàn) 介紹了鎖相環(huán)路頻率合成器的基本原理,分析了集成鎖相環(huán)芯片M C 145159的工作特性,給出了集成鎖相環(huán)芯片M C 145159的一個應用實例,為高頻頻率合成器的設計提供了一個較好的思路.測試結果證明了設計的合理性與實用性,系...
上傳時間: 2014-01-17
上傳用戶:蟲蟲蟲蟲蟲蟲
資源簡介:現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年,從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在,F(xiàn)PGA已廣泛地應用于通信、消費類電子和車用電子類等領域,但國內市場基本上是國外品牌的天下。 在高密度FPGA中,芯片上時鐘分布質量變的越...
上傳時間: 2013-06-10
上傳用戶:yd19890720
資源簡介:鎖相環(huán)PLL原理與應用教程,講的通俗易懂
上傳時間: 2013-07-12
上傳用戶:lijinchuan
資源簡介:4046鎖相環(huán)功率超聲電源的頻率跟蹤電路 值得參考
上傳時間: 2013-10-08
上傳用戶:bhqrd30
資源簡介:XS128之鎖相環(huán)PLL
上傳時間: 2013-12-20
上傳用戶:ywqaxiwang
資源簡介:PLL是數(shù)字鎖相環(huán)設計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致, 時鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上;頂層文件是PLL.GDF
上傳時間: 2014-06-09
上傳用戶:daguda
資源簡介:用VHDL寫的數(shù)字鎖相環(huán)程序 pll.vhd為源文件 pllTB.vhd為testbench
上傳時間: 2014-01-20
上傳用戶:zwei41
資源簡介:PLL是數(shù)字鎖相環(huán)設計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), 數(shù)字鎖相技術在通信領域應用非常廣泛,本例用VHDL描述了一個鎖相環(huán)作為參考,源碼已經(jīng)調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致,...
上傳時間: 2013-12-31
上傳用戶:hphh
資源簡介:采用4046實現(xiàn)的10m以下信號的鎖相環(huán) 電路圖。
上傳時間: 2013-12-18
上傳用戶:pkkkkp
資源簡介:這個程序是matlab用來來對鎖相環(huán)(PLL)進行仿真的,這樣的選擇基于多方面的考慮
上傳時間: 2013-12-18
上傳用戶:cooran
資源簡介:PLL-LMX2325 C程序,用于鎖相環(huán)頻率控制
上傳時間: 2013-12-10
上傳用戶:bjgaofei
資源簡介:此程序是關于鎖相芯片BU2614,直接解壓后即可使用其中的源碼。開發(fā)環(huán)境是KEILC51,單片機編程,希望對大家有所幫助!
上傳時間: 2014-01-05
上傳用戶:lo25643
資源簡介:一個匯編寫的鎖相環(huán)程序,直接用來控制國半的LMX1601芯片,也可參考控制其它PLL IC
上傳時間: 2015-08-22
上傳用戶:PresidentHuang
資源簡介:介紹了鎖相環(huán)PLL的實現(xiàn)原理,可以為VHDL實現(xiàn)PLL提供參考。
上傳時間: 2013-12-26
上傳用戶:shinesyh
資源簡介:一個程控鎖相環(huán)PLL程序,可以設定頻率,步進
上傳時間: 2013-12-23
上傳用戶:稀世之寶039
資源簡介:ht46r47控制國半LMX1600鎖相控制芯片的匯編源碼。很有參考價值。
上傳時間: 2016-02-15
上傳用戶:cx111111
資源簡介:關于在FPGA或CPLD鎖相環(huán)PLL原理與應用,介紹用FPGA的分頻技術.
上傳時間: 2016-05-12
上傳用戶:edisonfather
資源簡介:這是鎖相環(huán)芯片MC145170程序,單片機是用at89s52的
上傳時間: 2013-12-18
上傳用戶:youmo81
資源簡介:分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(huán)(如altera的PLL,Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計,但是,對于時鐘要求不太嚴格的設計,通過自主設計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先...
上傳時間: 2016-06-14
上傳用戶:wpwpwlxwlx
資源簡介:MB1504鎖相環(huán)芯片的51單片機驅動程序,可以根據(jù)需要修改合適的分頻值來完成頻率合成配置.
上傳時間: 2013-12-14
上傳用戶:skfreeman